Mentor Graphics與ARM簽訂一份為期多年的訂購協(xié)議，可于早期取得各種ARM IP和相關(guān)技術(shù)。Mentor將借此機(jī)會優(yōu)化其基于ARM的系統(tǒng)晶片(SoC)設(shè)計工具和方法。Mentor將獲得可用于ARMv8-A和ARMv7-A架構(gòu)的ARM Cortex處理器、ARM Mali圖形處理器(GPU)、ARM CoreLink系統(tǒng)IP、ARM Artisan實(shí)體IP和ARM POP IP，以實(shí)施晶片后段實(shí)作加速。

　　透過此協(xié)議，Mentor可在定期發(fā)布前優(yōu)化其ARM IP流程和工具。這將使Mentor的客戶能在設(shè)計中加入最新的ARM IP，相信其驗(yàn)證、實(shí)施和測試環(huán)境都將全面最佳化，并且還能使最新ASIC和FPGA設(shè)計的性能和功率都達(dá)到最高標(biāo)準(zhǔn)。

　　與ARM商業(yè)生態(tài)系統(tǒng)中的許多公司一樣，ARM也采用包括Veloce和Questa平臺的Mentor Enterprise Verification Platform (EVP)，來驗(yàn)證新處理器IP和系統(tǒng)IP電路設(shè)計。對于數(shù)位設(shè)計物理實(shí)作，該協(xié)定將有助于Mentor優(yōu)化ARM IP組成的晶片設(shè)計，包含RealTime Designer實(shí)體RTL合成和Olympus-SoC布線布局解決方案。對于IC測試向量生成，還將提供針對Tessent MemoryBIST、LogicBIST和TestKompress流程進(jìn)行特定處理器的優(yōu)化。