基于ARM和FPGA的微加速度計(jì)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
由A／D轉(zhuǎn)換輸出轉(zhuǎn)換后的8位數(shù)字信號(hào)，可以從QuartusⅡ內(nèi)置的邏輯分析儀中讀取，圖5為通過(guò)QuartusⅡ軟件內(nèi)置邏輯分析儀查看讀取數(shù)據(jù)值的截圖。從圖5中可以看出在讀寫(xiě)方式中，在WR／RDY的上升沿開(kāi)始啟動(dòng)轉(zhuǎn)換，到INT的下降沿轉(zhuǎn)換完成，轉(zhuǎn)換時(shí)間可通過(guò)時(shí)間標(biāo)尺計(jì)算出來(lái)，為24×40=960 ns，之后就可以通過(guò)RD的上升沿開(kāi)始讀取轉(zhuǎn)換后的數(shù)據(jù)到數(shù)據(jù)總線(xiàn)中，如圖5中的XDD以及YDD。因?yàn)閱纹瑱C(jī)的處理速度一般都低于A／D轉(zhuǎn)換芯片的速度，故將XDD與YDD的數(shù)據(jù)存儲(chǔ)到FPGA中的FIFO中，F(xiàn)IFO便起到數(shù)據(jù)緩沖的作用，以備接下來(lái)單片機(jī)對(duì)數(shù)據(jù)進(jìn)行讀取。本文引用地址：http://www.antipu.com.cn/article/195475.htm
3．2 ARM系統(tǒng)接收FPGA數(shù)據(jù)
圖6為FPGA與ARM相連接部分的傳輸接口框圖。ARM系統(tǒng)主要控制數(shù)據(jù)采集的啟動(dòng)和采集結(jié)束后對(duì)數(shù)據(jù)的顯示和存儲(chǔ)，在數(shù)據(jù)采集的過(guò)程中，ARM處理器系統(tǒng)讀取FPGA中的數(shù)據(jù)，實(shí)際上是讀取FIFO中的數(shù)據(jù)。FIFO的容量可以通過(guò)軟件進(jìn)行設(shè)置，它有兩個(gè)狀態(tài)顯示信號(hào)，分別為ALFUL和EMPTY，ALFUL是指FIFO接近滿(mǎn)，當(dāng)ALFUL從低電平變?yōu)楦唠娖胶螅珹RM單片機(jī)系統(tǒng)就可以發(fā)送RDFIFO信號(hào)來(lái)讀取FIFO中的數(shù)據(jù)輸出端口的數(shù)據(jù)，當(dāng)FIFO中的EMPTY信號(hào)從低電平變?yōu)楦唠娖剑砻鱂IFO中已無(wú)數(shù)據(jù)可讀，ARM單片機(jī)就開(kāi)始等待ALFUL的跳變進(jìn)行下一次的讀取。
3．3 加速度數(shù)據(jù)顯示和存儲(chǔ)
由ARM系統(tǒng)采集到的數(shù)據(jù)可通過(guò)串口線(xiàn)發(fā)送到上位機(jī)進(jìn)行實(shí)時(shí)顯示，也可以通過(guò)模擬IDE通信協(xié)議儲(chǔ)存到IDE硬盤(pán)中。LPC2210通過(guò)串口線(xiàn)與上位機(jī)進(jìn)行通信主要是應(yīng)用ARM芯片LPC2210中的通用異步接收／發(fā)送裝置UART0，而使用LPC2210的通用可編程I／O口，可以模擬產(chǎn)生IDE硬盤(pán)的讀寫(xiě)時(shí)序，實(shí)現(xiàn)對(duì)存儲(chǔ)設(shè)備的讀寫(xiě)操作。這樣可以實(shí)現(xiàn)加速度數(shù)據(jù)的顯示和存儲(chǔ)。
4 結(jié)語(yǔ)
這里介紹一種MEMS器件微加速度計(jì)的數(shù)據(jù)采集設(shè)計(jì)方案，結(jié)合當(dāng)前應(yīng)用廣泛的處理芯片ARM和FPGA，給出了一種配置靈活、通用性強(qiáng)的數(shù)據(jù)采集方案。實(shí)驗(yàn)中可準(zhǔn)確采集美新加速度計(jì)MXR6150G／M的加速度信號(hào)，采集到的信號(hào)既可以在上位機(jī)實(shí)時(shí)顯示，又可以存儲(chǔ)在IDE接口硬盤(pán)中，達(dá)到了數(shù)據(jù)顯示和存儲(chǔ)的目的。
評(píng)論