4 數(shù)字處理部分
4．1 A／D轉(zhuǎn)換
已放大的模擬信號(hào)要實(shí)現(xiàn)存儲(chǔ)和顯示，需要轉(zhuǎn)化為數(shù)字信號(hào)，因此要完成A／D轉(zhuǎn)換。A／D轉(zhuǎn)換首先解決采樣率和A／D轉(zhuǎn)換器的選型。
采樣率，美國(guó)心臟學(xué)會(huì)推薦的采樣率為500 Hz，但實(shí)際中不同應(yīng)用有不同的采樣率，一般在125～1 000 Hz之間，監(jiān)護(hù)時(shí)多采用200 Hz或250 Hz，輔助分析時(shí)多用400～500 Hz，而心電HOLTER一般取125～200 Hz。采樣精度為10 bit或12 bit。
對(duì)于A／D轉(zhuǎn)換器的選型，要根據(jù)電路形式、轉(zhuǎn)換速率、通道數(shù)目、采樣精度、功耗大小、供電電壓等因素綜合考慮，選出性價(jià)比較高的轉(zhuǎn)換器。在確定器件前，表2給出備選的幾款A(yù)／D轉(zhuǎn)換器的比較結(jié)果。

通過表2和實(shí)際項(xiàng)目的要求，最終確定使用MAXl97，其采樣位數(shù)，轉(zhuǎn)換速率，功耗，體積等方面均符合心電A／D轉(zhuǎn)換的要求。另外，該轉(zhuǎn)換器有8個(gè)模擬信號(hào)輸入端，可采集8路模擬信號(hào)，符合心電設(shè)備多導(dǎo)聯(lián)的要求。
控制模塊使用VHDL語(yǔ)言編程實(shí)現(xiàn)，根據(jù)MAXl97的時(shí)序圖，利用有限狀態(tài)機(jī)的方法實(shí)現(xiàn)控制模塊。具體內(nèi)容是根據(jù)A／D轉(zhuǎn)換的進(jìn)程，將轉(zhuǎn)換過程分為5個(gè)狀態(tài)：1)為初始化，寫入讀寫信號(hào)及通道選擇和轉(zhuǎn)換電壓范圍等控制字；2)為啟動(dòng)轉(zhuǎn)換，在時(shí)鐘控制下，輸出信號(hào)使得A／D轉(zhuǎn)換器開始轉(zhuǎn)換；3)為判斷轉(zhuǎn)換是否完成，若未完成繼續(xù)轉(zhuǎn)換，若完成跳入下一個(gè)狀態(tài)；4)為讀低8位，給轉(zhuǎn)換結(jié)束標(biāo)志信號(hào)hben賦值O，讀出已經(jīng)轉(zhuǎn)換完的低8位；5)為讀高4位，給hben賦值1，讀出高4位。

圖6是根據(jù)上述狀態(tài)機(jī)VHDL語(yǔ)言實(shí)現(xiàn)后生成的圖元符號(hào)及控制模塊的仿真波形。從仿真波形上可以看出，該模塊符合A／D轉(zhuǎn)換器的時(shí)序要求，能在功能上實(shí)現(xiàn)對(duì)A／D轉(zhuǎn)換器的控制，得到所需要的數(shù)字信號(hào)。
A／D轉(zhuǎn)換器的控制信號(hào)由FPGA提供?；贔PGA平臺(tái)搭建一個(gè)A／D轉(zhuǎn)換的控制模塊。選擇FPGA做控制平臺(tái)，是由于FPGA有著豐富的可編程邏輯資源，利用這些資源可以實(shí)現(xiàn)心電設(shè)備中的控制存儲(chǔ)、顯示、按鍵、通信等其他模塊。這些模塊都在FPGA上完成就構(gòu)成了片上系統(tǒng)，使得設(shè)備體積和可靠性都有了很大程度上的提高。選擇FPGA也是出于項(xiàng)目整體方案的考慮。

5 結(jié)束語(yǔ)
在項(xiàng)目的要求下，通過分析心電信號(hào)的特點(diǎn)，從幅值，頻率，噪聲等各方面有針對(duì)性的設(shè)計(jì)了心電采集電路，并對(duì)每一環(huán)節(jié)都做了仿真和測(cè)試，最大程度上精簡(jiǎn)電路，滿足便攜式設(shè)備對(duì)體積的要求，同時(shí)保持較高的性能，能有效采集到心電信號(hào)。對(duì)采集到的心電信號(hào)，用FP-GA控制A／D轉(zhuǎn)換模塊，得到數(shù)字信號(hào)，以便后續(xù)的數(shù)字處理。另外，由于FPGA的豐富可編程資源，可以在這個(gè)采集系統(tǒng)基礎(chǔ)上升級(jí)為診斷并顯示的系統(tǒng)。