基于ADV7183A視頻采集系統(tǒng)的設(shè)計(jì)
加入技術(shù)交流群
系統(tǒng)采用美國(guó)德州儀器公司推出的TMS320C6416。TMS320C6713是德州儀器公司推出的一款浮點(diǎn)型高性能DSP，開發(fā)工具為CCS，它與FPGA的傳輸主要通過(guò)中斷控制引腳GP5／。EXT-INT5，片選信號(hào)TACE2，AECLKOUT時(shí)鐘引腳，64位數(shù)據(jù)線，20位地址線，還有GPTO口。
設(shè)計(jì)方案中FPGA與DSP的傳輸選擇異步雙口RAM。
RAM設(shè)計(jì)：寫時(shí)鐘為L(zhǎng)LCC1：27 MHz，寫使能為320×256有效數(shù)據(jù)期間，讀時(shí)鐘是DSP的時(shí)鐘，讀使能是寫完一幀圖像后開始讀，并由DSP的片選信號(hào)讀取，通過(guò)中斷來(lái)連接FPGA和DSP，寫完81 920個(gè)數(shù)據(jù)后給DSP的中斷控制引腳GP5／EXT-INT5發(fā)中斷，中斷可以是上升沿也可以為下降沿，此方案中選擇了下降沿，DSP在中斷控制引腳上檢測(cè)到下降沿后，DSP認(rèn)為收到中斷，開始讀數(shù)據(jù)，片選信號(hào)TACE2有效，從收到中斷到TACE2有效，此期間會(huì)有一個(gè)延遲，但不影響讀數(shù)據(jù)。
DSP設(shè)計(jì)：數(shù)據(jù)線使用低8位，即AEDO-AED7，地址線不連接，與FPGA的通信設(shè)置為異步，設(shè)置讀取的數(shù)據(jù)為81 920，DSP在片選信號(hào)TACE2有效期間為DSP讀數(shù)據(jù)，由于TACE2為低電平有效，而雙口RAM的讀使能是高電平有效，因此需要將片選信號(hào)取反后才能作為讀使能，DSP以100 MHz進(jìn)行讀數(shù)，當(dāng)讀完后DSP的片選信號(hào)自動(dòng)拉高。讀取數(shù)據(jù)結(jié)束，STP如圖3所示。本文引用地址：http://www.antipu.com.cn/article/194475.htm
(2)CCS可以根據(jù)圖像數(shù)據(jù)顯示圖像，因此把傳輸過(guò)來(lái)的數(shù)據(jù)進(jìn)行顯示，驗(yàn)證采樣的正確與否。DSP讀完后顯示灰度圖像，相機(jī)拍出的原始圖像和隔點(diǎn)采樣后DSP顯示的圖像如圖4和圖5所示。
由圖中可以看出，采樣的數(shù)據(jù)可以很好地顯示攝像機(jī)所拍圖像，表明采樣方法是正確的。
4 結(jié)束語(yǔ)
本視頻采集系統(tǒng)利用FPGA對(duì)視頻解碼芯片進(jìn)行設(shè)置，具有小型化、低功耗、靈活性等特點(diǎn)，采用ADV7183A作為視頻解碼芯片。同時(shí)，作為視頻輸入前端，將彩色攝像頭的模擬視頻源轉(zhuǎn)換成8 bit的ITU-BT656的YCrCb型4：2：2視頻數(shù)據(jù)，并進(jìn)行隔點(diǎn)采樣得到320×256的圖像，實(shí)現(xiàn)了FPGA與DSP的接口設(shè)計(jì)，將隔點(diǎn)采樣得到的數(shù)據(jù)傳輸給DSP，由DSP顯示圖像達(dá)到了設(shè)計(jì)要求，能夠?yàn)楹髞?lái)的去噪聲和背景抑制等濾波處理提供良好的數(shù)字視頻數(shù)據(jù)。
評(píng)論