摘要：介紹了一種智能信號轉(zhuǎn)換模塊的設計方法。這種智能模塊采用了基于FPGA嵌入式軟核系統(tǒng)，是基于NiosII軟核處理器的架構(gòu)，可以在模塊上完全實現(xiàn)外部總線信號之間相互轉(zhuǎn)換，無需驅(qū)動程序或操作系統(tǒng)的干預。同時對用戶邏輯設計、用戶邏輯集成、固件設計技術(shù)等內(nèi)容進行了詳細的介紹。
關(guān)鍵詞：現(xiàn)場可編程門陣列；軟核；智能

0 引言
在工業(yè)控制等領(lǐng)域的計算機系統(tǒng)中廣泛涉及到信號轉(zhuǎn)換等，信號轉(zhuǎn)換模塊在系統(tǒng)中承擔著在多種信號之間進行翻譯轉(zhuǎn)換的任務。隨著應用環(huán)境復雜性、計算機系統(tǒng)集成度的提高，信號轉(zhuǎn)換模塊上需容納的信號通道的種類與數(shù)量也越來越多。頻繁、大量的信號轉(zhuǎn)換必然會占用較多的系統(tǒng)資源。隨著微電子技術(shù)的發(fā)展，國外的一些生產(chǎn)廠商如Altera已推出在FPGA上以軟核(soft core)方式實現(xiàn)的嵌入式系統(tǒng)。這種嵌入式系統(tǒng)基于NIOS II嵌入式軟核處理器，其外設可以靈活選擇增刪，并允許自定制外設。本文介紹了一種基于NIOSⅡ軟核系統(tǒng)的智能429-422信號轉(zhuǎn)換模塊的設計。

1 設計原理
傳統(tǒng)的非智能設計的轉(zhuǎn)換模塊，在工作時需要有驅(qū)動程序的控制，通過與操作系統(tǒng)或用戶軟件的交互，來實現(xiàn)信號轉(zhuǎn)換的功能，亦即需要接入PCI Bus等系統(tǒng)總線，通過中斷提請等方式工作，在轉(zhuǎn)換通道數(shù)量多時，必然會影響系統(tǒng)的性能。采用智能設計的信號轉(zhuǎn)換模塊一般不需要操作系統(tǒng)的干預，接收到的外部總線信號經(jīng)過本模塊上NIOS II軟核系統(tǒng)轉(zhuǎn)換后，即可將數(shù)據(jù)信號輸出。信號轉(zhuǎn)換的工作全部由模塊的硬件完成，因而可以實現(xiàn)對整個計算機系統(tǒng)資源的零占用。采用非智能設計與智能設計模塊的結(jié)構(gòu)示意框圖如圖1所示。

2 硬件設計
429或422總線適配電路已有大量成熟的設計，本文不再贅述，僅重點介紹FPGA內(nèi)部總線控制邏輯設計以及NiosⅡ軟核系統(tǒng)的配置。

2．1 FPGA控制邏輯設計
集成于FAPGA內(nèi)部的Nios II CPU需要通過外部總線控制邏輯才能與外部總線進行通信，而Avalon總線是Nios II CPU與外部總線控制邏輯、片外FLASH、SRAM之間交換數(shù)據(jù)信號的樞紐。Avalon總線是一種協(xié)議較為簡單的片內(nèi)總線，在NiosⅡ系統(tǒng)中，外設都是通過Avalon總線與Nios II CPU相接的。Avalon總線接口可以分成兩類：Slave和Master，Slave和Master主要區(qū)別是對于Avalon總線控制權(quán)的掌握。Master接口具有與之相接的Avalon總線的控制權(quán)，而Slave接口是被動的。Avalon總線支持自定制外設，用戶可將自己的邏輯設計掛接到Avalon總線上?；贜IOSⅡ軟核系統(tǒng)的智能429-422信號轉(zhuǎn)換模塊設計的詳細系統(tǒng)結(jié)構(gòu)框圖如圖2所示。