2 硬件電路

通常在大容量存儲項目中，S3C2410處理器一般作為主CPU，可對EP2S30F67214進(jìn)行擴(kuò)展，以使系統(tǒng)具有拍攝、存儲、下載、I/O口擴(kuò)展的功能。由于FPGA的高速處理能力和易擴(kuò)展性，ARM與FPGA的結(jié)合使用，將在嵌入式系統(tǒng)領(lǐng)域占據(jù)主導(dǎo)地位。

本項目中的ARM主要讀取FPGA的數(shù)據(jù)，然后進(jìn)行數(shù)據(jù)處理并送給上位機(jī)。其ARM處理器與FPGA的連接關(guān)系如圖2所示，其主要連接有32位寬數(shù)據(jù)線、27位寬地址線以及讀、寫、中斷和片選控制線等。

在S3C2410中，nGPCS4的物理地址為0x2000000—0x28000000，共計128MB的靜態(tài)物理空間。中斷方式為下降沿有效。

3 編程實現(xiàn)

3.1 設(shè)備驅(qū)動初始化

初始化模塊在內(nèi)核啟動時主要負(fù)責(zé)初始化FPGA工作。其實現(xiàn)由module_init () 和module_exit ()兩部分組成。其代碼如下：

3.2 異步中斷通知

在應(yīng)用程序中，可用如下代碼獲得中斷響應(yīng)：

signal (SIGIO，test_handler);/*test_handler為函數(shù)名字*/

fcntl(fa，F(xiàn)_SETOWN，getpid ());

oflags=fcntl(fa，F(xiàn)_GETFL);/*fd為打開設(shè)備返回值*/

fcntl (fd，F(xiàn)_SETFL，oflagsOFASYNC);/*fd為打開設(shè)備返回值*/

應(yīng)當(dāng)注意的是，不是所有的設(shè)備都支持異步通知。應(yīng)用程序常常假定異步能力只對socket和tty可用。