1.引言

由于FPGA 良好的可編程性和優(yōu)越的性能表現(xiàn)，當前液晶拼接屏幕采用FPGA 芯片的嵌入式系統(tǒng)數(shù)量呈現(xiàn)迅速增加的趨勢，特別是在需要進行大規(guī)模運算的通信領域。目前FPGA 配置數(shù)據(jù)一般使用基于SRAM 的存儲方式，掉電后數(shù)據(jù)消失，每次上電后都要重新寫入。配置數(shù)據(jù)的寫入方式有3 種，即使用JTAG 仿真器、使用專用芯片以及使用微處理器。JTAG仿真器的方式在調(diào)試的時候使用較多，能隨時修改，但缺點是FPGA 芯片必須與電腦主機連接，失去了靈活性。使用專用芯片的方式可以將配置數(shù)據(jù)事先存儲在非易失性存儲介質(zhì)中，為大規(guī)模升級提供了方便，但不利之處在于專用芯片往往價格較高，并且也必須采用特定的存儲介質(zhì)，提升了系統(tǒng)成本，而且沒有利用到板上的現(xiàn)有資源，需要為配置芯片設置出專用的空間，占用了電路板上的空間資源。而第三種方式可以利用當前嵌入式系統(tǒng)中一般都存在的微處理器，同時液晶拼接屏幕也可以自行選擇合適的存儲介質(zhì)。下面就這種配置方案進行說明。

2. 系統(tǒng)介紹

2.1 系統(tǒng)工作原理

本配置方案中使用的微控制器是Philips 公司生產(chǎn)的ARM7 處理器LPC2468。FPGA 則 是Xilinx 公司的Virtex SX95T。存儲配置數(shù)據(jù)的介質(zhì)是成本較低而且使用廣泛的SD 卡。

系統(tǒng)的工作原理是上電時微控制器LPC2468 從SD 卡中讀取FPGA 的配置文件，然后通過其通用IO 管腳模擬FPGA 的某種配置模式的時序，將配置文件寫入到FPGA 的配置RAM 中。Virtex 系列FPGA 有幾種不同的配置模式，每種配置模式使用到的管腳以及配置信號的時序都是不同的，因此對配置模式需要作出合適的選擇。

2.2 Viretex 系列FPGA 的配置模式

Viretex 系列FPGA 的配置模式是由上電時其專用配置管腳的狀態(tài)決定的，對應的關系 如下表所示：

因在系統(tǒng)中使用微處理器作為主控制器，因此FPGA 的模式需選擇Slave 方式，所以有 2 種模式可以選擇，即Slave SelectMap 和Slave Serial。這2 種模式的區(qū)別在與數(shù)據(jù)管腳的數(shù) 目不同，Slave Serial 模式只有1 個管腳用于數(shù)據(jù)傳輸，屬于串行傳輸，而Slave SelectMap 模式有8 個管腳用于數(shù)據(jù)傳輸，屬于并行傳輸。這2 種模式可以任意選擇，本文選擇的是 Slave SelectMap 模式。

2.3 Slave SelectMap 配置模式

Slave SelectMap 配置模式在管腳信號功能、配置流程、配置數(shù)據(jù)等方面有自己的特點， 在進行電路板設計以及程序編寫時需要注意。下面對其主要特點進行說明。

2.3.1 Slave SelectMap 模式使用的管腳信號：

SelectMap 模式下使用的FPGA 管腳為：

根據(jù)上表，可以將微控制器的通用IO 管腳與上述FPGA 管腳連接起來，連接電路圖如圖1 所示：