基于AD7543和FPGA的數(shù)／模轉(zhuǎn)換電路設(shè)計(jì)

作者：時(shí)間：2009-11-11 來(lái)源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢(xún)

引言
數(shù)／模轉(zhuǎn)換(D／A)電路，是數(shù)字系統(tǒng)中常用的電路之一，其主要作用是把數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)，通常是利用專(zhuān)用的數(shù)／模轉(zhuǎn)換(D／A)芯片來(lái)實(shí)現(xiàn)的。AD 7543是Analog Device公司生產(chǎn)的的12位數(shù)／模轉(zhuǎn)換(D／A)芯片，它采用串行數(shù)據(jù)輸入形式，即數(shù)字信號(hào)被一位一位地寫(xiě)入AD 7543數(shù)／模轉(zhuǎn)換(D／A)芯片中，因此，AD 7543要與一個(gè)控制器配合使用才能發(fā)揮作用。常規(guī)的方法，是以CPU作為控制部件，通過(guò)軟件編程的方式來(lái)控制AD7543，從而實(shí)現(xiàn)數(shù)／模轉(zhuǎn)換功能的。軟件實(shí)現(xiàn)法雖然簡(jiǎn)單，但必將會(huì)占用大量的CPU時(shí)間，削弱了CPU實(shí)時(shí)處理能力，降低了系統(tǒng)的可靠性。針對(duì)以上情況，在此設(shè)計(jì)了基于可編程邏輯器件(FPGA)數(shù)／模轉(zhuǎn)換電路，利用可編程邏輯器件(FP-GA)直接控制模轉(zhuǎn)換(D／A)芯片AD7543進(jìn)行數(shù)／模(D／A)轉(zhuǎn)換，取代傳統(tǒng)的“CPU+專(zhuān)用的數(shù)／模轉(zhuǎn)換(D／A)芯片”設(shè)計(jì)結(jié)構(gòu)，有利于提高系統(tǒng)的抗干擾能力和可靠性。

1 AD7543簡(jiǎn)介
1．1 AD7543主要特性
AD7543主要特性為：
分辨率：12位；
非線(xiàn)性誤差：±1／2 LSB；
輸入方式：串行正或負(fù)選通；
初始化：異步輸入清零方式；
工作電壓：+5 V；
最大功耗：40 mW。
1．2 封裝形式和引腳功能
AD7543有三種封裝形式：16引腳的DIP和20引腳的PCCC與PLCC，其封裝形式如圖1所示，設(shè)計(jì)者可根據(jù)實(shí)現(xiàn)需求進(jìn)行選擇，其引腳功能說(shuō)明如下：
OUT1：數(shù)／模轉(zhuǎn)換(D／A)器電流輸出端，通常接到放大器正輸入端；
OUT2：數(shù)／模轉(zhuǎn)換(D／A)器電流輸出端，通常接到模擬地；
AGND：模擬地端，接到模擬地；
STB1：寄存器A選通1信號(hào)輸入端；
LD1：寄存器B裝人選通1輸入端，LD1和LD2都為低電平時(shí)，寄存器A的內(nèi)容被裝入到寄存器B中；
N／C：懸空；
SRI：串行數(shù)據(jù)輸入端，與寄存器A低位相連；
STB2：寄存器A選通2信號(hào)輸入端；
LD2：寄存器B裝入選通2輸入端，LD1和LD2都為低電平時(shí)，寄存器A的內(nèi)容被裝入到寄存器B中；
STB3：寄存器A選通3信號(hào)輸入端；
STB4：寄存器A選通4信號(hào)輸入端；
DGND：數(shù)字地端；
CLR：異步清寄存器B輸入端，當(dāng)為低電平時(shí)，清寄存器B內(nèi)容，寄存器A內(nèi)容不變；
VDD：5 V供電輸入端；
VREF：參考電壓輸入端；
RBF：反饋輸入端。