0.6μmCMOS工藝全差分運算放大器的設計
加入技術(shù)交流群
2 電路仿真結(jié)果
采用HSPICE電路仿真工具，并利用上華0．6μm CMOS工藝模型參數(shù)，可對電路進行仿真，仿真結(jié)果顯示：該運放的開環(huán)直流增益為80 dB，相位裕度80度，單位增益帶寬74 MHz。圖4為其幅頻及相頻特性曲線。由圖4可見，電路功耗為1．9 mW；差動輸出范圍為-2．48～2．5 V；電源電壓為2．5 V。
3 結(jié)束語
本文給出了一種低電壓全差分套筒式運算放大器的設計方法，同時對該設計方法進行了仿真，從仿真結(jié)果可以看出，在保證高增益、低功耗的同時，該設計還可以滿足20 MHz流水線模數(shù)轉(zhuǎn)換器中運放的設計要求。
評論