中文字幕 另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sup id="3hn2b"></sup>

    1. <sub id="3hn2b"><ol id="3hn2b"></ol></sub><legend id="3hn2b"></legend>

      1. <xmp id="3hn2b"></xmp>

      2. 新聞中心

        EEPW首頁 > 電源與新能源 > 設計應用 > 一種高電源抑制的基準源的設計

        一種高電源抑制的基準源的設計

        作者: 時間:2011-08-03 來源:網(wǎng)絡 收藏


        2.3 PSR的仿真
        圖6為工藝角tt,vcc=8.5V,t=27℃時的PSR的仿真,此干擾的能力較強,4.75V輸出電壓在工作頻率60 k左右時的PSR達到了-75.1 dB,能有效由半橋產(chǎn)生的震蕩;而且對來自數(shù)字部分的高頻震蕩也有較強的能力。

        j.jpg


        表1為輸出電壓bg在不同工藝角下的PSR的仿真結(jié)果,本電路在不同工藝角下都能在高干擾的芯片中正常工作。

        k.jpg



        3 結(jié)論
        本文通過結(jié)合LDO與Brokaw核心,出了高PSR的帶隙,此帶隙基準輸出的1.186 V電壓的低頻PSR為-145 dB,最高PSR為-36 dB,溫漂可以達到7.5 ppm,適用于電子鎮(zhèn)流器芯片。本還優(yōu)化了啟動部分,使新的帶隙基準可以在短時間內(nèi)順利啟動。此電路根據(jù)需要還可以修改基準核心中的Rc3、Rc4,采用多段電阻分壓方式,以輸出多種參考電壓,方便靈活定制芯片。

        電子鎮(zhèn)流器相關文章:電子鎮(zhèn)流器工作原理


        電子鎮(zhèn)流器相關文章:



        上一頁 1 2 3 4 下一頁

        關鍵詞: 設計 基準 抑制 電源

        評論


        技術專區(qū)

        關閉