PCB LAYOUT注意點：

大家都知道，EMC對地線走線畢竟有講究，針對PSR的初級地線，可以分為4個地線，如圖中所標示的三角地符號。

這4個地線需采用“一點接地”的布局。

1. C8的地線為電源輸入第。

2. R5的地為功率地。

3. C2的地為小信號地。

4. 變壓器PIN3的地為屏蔽地。

這4個地的交接點為C8的負端，即：

輸入電壓經(jīng)整流橋后過C1到C8地，

R5和變壓器PIN3的地分別采用單獨連線直接引致C8負端相連，連線盡量短；R5地線因考慮到壓降和干擾應盡量寬些.

C5,R10,U1 PIN7和PIN8地線匯集致C2負端再連接于C8負端。

若為雙面板，以上4條地線盡量不要采用過孔連接，不得以可以采用多個過孔陣列以減小過孔壓降。

以上地線布局恰當，產(chǎn)品的共模干擾會很小。

因PSR線路負載時工作在PFM狀態(tài)下的DCM模式，DI/DT的增大和頻率的提升，所以較難處理的是傳導150K~5M差模干擾.

就依圖從左到右針對有影響EMC的元件進行逐個分析。

1. 保險絲

將保險絲換用保險電阻理論上來講對產(chǎn)品效率是有負面影響的，但實際表現(xiàn)并不明顯，所以保險絲可以采用10/1W的保險電阻來降低150K附近的差模干擾，對通過5級能耗并無太大影響，且成本也有所降低。

2. C1,L2,C8

PSR工作在DCM模式，相對而言其輸入峰值電流會大很多，所以輸入濾波很重要。

峰值電流的增大會導致低壓輸入時母線電壓較低，且C8的溫升也會增加；為了提高母線電壓和降低C8的溫升，需提高C1的容量和使用LOW ESR的C1和C8。

因為提高C1的容量后，C1和C8的工作電壓會上升，在輸出功率不變的情況下，輸入的峰值電流就會降低。

因L2的作用，實際表現(xiàn)為增加C1的容量比增加C8的容量抑制EMC會更有效。

一般取C1為6.8uF，C8為4.7uF效果較好，若受空間限制，采用8.2u與3.3u也比采用2個2.7u的EMC抑制效果好。

L2一般從成本考慮采用色環(huán)電感，因色環(huán)電感的功率有限，電感量太大會嚴重影響效率，一般取330u~2mH,2mH是效率影響開始變得明顯，330u對差模干擾的作用不夠分量，為了使效率影響最低且對差模干擾抑制較佳，建議采用1mH。

因為“一點接地”的布局匯集點在C8的負端，在C8負端輸入電流的方向是經(jīng)過C1和BD1流回輸入端，根據(jù)傳導測試的原理，這樣產(chǎn)生消極影響，所以需在C1與C8的地線上作處理，有空間的可以再中間增加磁珠跳線，空間受限可以采用PCB layout曲線來實現(xiàn)，雖然效果會弱些，但相比直線連接會改善不少。

3. R6,D2,R2,C4

RCD吸收對EMC的影響大家都應該已經(jīng)了解，這里主要說下R6與D2對EMC的影響。

R6的加入和D2采用恢復時間較慢的1N4007對空間輻射有一定的負作用，但對傳導有益。

所以在整改EMC時此處的修改對空間輻射與傳導的取舍還得引起注意。

4. R5

R5既為電流檢測點也是限功率設置點。

所以R5的取值會影響峰值電流也會影響OPP保護點。

建議在OPP滿足的情況下盡量取大些。

一般不低于2R，建議取2.2R。

5. R4,R10,D3,R3,C2

在前部分有提到VCC電壓的升高對EMC有惡性影響。

因IC內(nèi)部的檢測有采用積分電路，所以當VCC電壓設置過高，就需要更長的積分時間，在周期不變的情況下，TON的時間就會增加，輸出功率不變的情況下MOS的峰值電流就會增加，在RCD和D4的吸收R7,C11上的峰值都會增加，且D3,R3,C2也對VCC有下拉和吸收作用，會使輸出電壓的過沖加劇，同時影響延時檢測的開啟時間。

這一系列的變化對EMC的影響是不可忽視的。

根據(jù)經(jīng)驗，結合變壓器漏感考慮，VCC電壓在滿載事最大值不宜超過19V，所以為使空載時VCC不至于太低導致蕩機，建議VCC電壓設計在15V，變壓器漏感最大不宜超過15%.

6. C5

C5是IC內(nèi)部延時檢測補償設置端。

C5的取值大了會導致電壓檢測的周期加長，小了會導致電壓檢測的周期變短。

檢測周期的變化會影響電壓的采樣率，也就會影響整個產(chǎn)品各處的電流紋波，對EMC也會造成一定影響，一般選取0.01~0.1uF

7. C3,C7

前面有提到C3和C7的容量取值對輸出電壓過沖的抑制作用和維持產(chǎn)品的穩(wěn)定性。

但C3,C7的容量也不是越大越好，他會對EMC起消極作用。

C3,C7容量的加大同樣會導致上面第5點講到的峰值電流加大，所以不能盲目選擇。