中文字幕 另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sup id="3hn2b"></sup>

    1. <sub id="3hn2b"><ol id="3hn2b"></ol></sub><legend id="3hn2b"></legend>

      1. <xmp id="3hn2b"></xmp>

      2. 新聞中心

        EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于PC104總線的429接口板

        基于PC104總線的429接口板

        作者: 時(shí)間:2010-08-16 來源:網(wǎng)絡(luò) 收藏

        (3)產(chǎn)生片選信號(hào)/MCS的模塊
          

        本模塊產(chǎn)生的/MCS信號(hào)用于驅(qū)動(dòng)雙向驅(qū)動(dòng)器,進(jìn)行數(shù)據(jù)傳輸,并用于選片對(duì)HS3282進(jìn)行讀寫。此模塊用一片8位判決電路74LS688來實(shí)現(xiàn)其功能。其中P5-P1接一組基址選擇開關(guān),Q5~Q1分別接的地址的XA7、XA9、XA8、XA6和XA5,G接總線的地址使能信號(hào)端XAEN。只有當(dāng)XAEN輸入為低時(shí),并且P5~Pl與Q5-Q1的對(duì)應(yīng)端相等時(shí),輸出為低,才有效。
        (4)雙向總線驅(qū)動(dòng)器模塊
          

        該模塊實(shí)現(xiàn)AR1NC429收發(fā)電路與板的總線總線的16位數(shù)據(jù)傳輸。該模塊設(shè)計(jì)過程為,先用VHDL設(shè)計(jì)輸入方式設(shè)計(jì)兩個(gè)單向三態(tài)數(shù)據(jù)收發(fā)器,然后用電路設(shè)計(jì)輸入方式,將兩個(gè)單向數(shù)據(jù)收發(fā)器合成為一個(gè)雙向數(shù)據(jù)收發(fā)器。雙向總線驅(qū)動(dòng)器模塊的功能表如表1所示。

           表1 雙向總線驅(qū)動(dòng)器模塊的功能表 使能信號(hào)E 方向DIR 操作


          雙向總線驅(qū)動(dòng)器模塊產(chǎn)生其一個(gè)單向三態(tài)數(shù)據(jù)收發(fā)器(TRI_GATE1)的VHDL語言設(shè)計(jì)如下
        library ieee;
        use ieee.std_logic_1164.all;
        entity tri_gate1 is
        port(a0,al,a2,a3:in std_ logic;
        a:in std_logic_vector(15 downto 4);
        en:in std_logic;
        b0,b1,b2,b3:out std_logic;
        b:out std_logic_vector(15 downto 4):
        D0,D1,D2,D3:out std_logic);
        --向模塊2中送數(shù)據(jù)的4個(gè)輸出端
        end tri_gatel;
        architecture behav of tri_gate1 is
        begin
        process
        begin
        if en='1' then --EN為高電平時(shí)收發(fā)器有效
        b0=a0;b1=a1;b2=a2;b3=a3;b=a;
        D0=a0;D1=a1;D2=a2;D3=a3;
        else --EN為低時(shí)高阻狀態(tài)
        b0=一Z;b1=-Z;b2=-Z ;b3='Z';b=ZZZZZZZZZZZZ;
        end if
        end process;
        end behav;


        產(chǎn)生另一個(gè)單向三態(tài)數(shù)據(jù)收發(fā)器(TRI_GATE)的VHDL語言與此類似,只是少了D0~D3的輸出部分。兩個(gè)單向三態(tài)數(shù)據(jù)收發(fā)器構(gòu)成雙向總線驅(qū)動(dòng)器的電路設(shè)計(jì)如圖6所示(D0_out~D3_out作為圖5中的D0-D3輸入)

          (5)產(chǎn)生HS3282讀信號(hào)與寫信號(hào)和ENTX使能信號(hào)模塊
        本模塊要實(shí)現(xiàn)的功能是產(chǎn)生HS3282的讀寫信號(hào)和發(fā)送使能信號(hào)及一個(gè)送入PC104總線的輸入輸出16位芯片選擇信號(hào)/IO16。該模塊用VHDL語言輸入,其相應(yīng)的VHDL語言如下
        library ieee;
        use ieee.std logic_1164.all;
        entity gal4243 is
        port(MCS,XIOW,XIOR,A1,A2,A3,A4,ENT1,
        ENT2,TXR1,TXR2: in std_logic;
        WR0,W Rl,WR2,W R3,WR4,W R5,W R6:
        out std_logic;
        RD0,RD1,RD2,RD3,RD4:out std_logic;
        IO16,ENTX1,ENTX2:out std_logic);
        end gal4243;
        architecture behav of gal4243 is
        begin
        process



        關(guān)鍵詞: 接口 總線 PC104 基于

        評(píng)論


        相關(guān)推薦

        技術(shù)專區(qū)

        關(guān)閉