在VoIP媒體網(wǎng)關(guān)設(shè)備中，語(yǔ)音壓縮編碼是其關(guān)鍵技術(shù)之一。在ITU-T發(fā)布的應(yīng)用于VoIP的語(yǔ)音壓縮編解碼標(biāo)準(zhǔn)中，G．729是應(yīng)用較為廣泛的一種。G．729采用“共軛結(jié)構(gòu)代數(shù)碼本激勵(lì)線性預(yù)測(cè)編碼”(CS-ACELP)算法，算法幀長(zhǎng)為lO ms，編碼后速率為8 Kb／s。G．729有兩個(gè)附件：附件A給出一種低復(fù)雜度的算法，可應(yīng)用于多媒體同步語(yǔ)音和數(shù)據(jù)；附件B在標(biāo)準(zhǔn)算法的基礎(chǔ)上增加了靜音檢測(cè)壓縮算法以降低平均傳輸率，包括靜音檢測(cè)(VAD)和舒適噪音產(chǎn)生(CNG)。文獻(xiàn)對(duì)G．729語(yǔ)音壓縮編碼算法的具體原理中有詳盡的描述，本文的論述重點(diǎn)在算法的匯語(yǔ)言優(yōu)化、聲碼器的DSP硬件接口設(shè)計(jì)，以及其在媒體網(wǎng)關(guān)中的應(yīng)用。

1 G．729ab編解碼核心算法優(yōu)化
本文選擇TI公司的TMS320C6203芯片為核心，實(shí)現(xiàn)G．729ab聲碼器設(shè)計(jì)。TMS320C62xx系列DSP的集成開發(fā)環(huán)境Code Composer Studio(簡(jiǎn)稱CCS)支持標(biāo)準(zhǔn)C語(yǔ)言和匯編混合編程的方式編程，為了提高編解碼算法的效率，本文對(duì)ITU_T的標(biāo)準(zhǔn)G．729ab的C語(yǔ)言原碼進(jìn)行匯編指令優(yōu)化設(shè)計(jì)。同時(shí)，對(duì)于上層編解碼器控制函數(shù)，采用C語(yǔ)言開發(fā)，以提高聲碼器的可維護(hù)性。
C62xx采用6級(jí)流水線結(jié)構(gòu)，提供了A，B兩組(共32個(gè))通用寄存器，8個(gè)功能單元(．L1，．L2，．S1，．S2，．M1，．M2，．D1和．D2)，最多同時(shí)可以有8條指令處在不同的執(zhí)行階段并行。流水線結(jié)構(gòu)是DSP實(shí)現(xiàn)高速運(yùn)算的重要技術(shù)。由于不同指令的指令周期不同，需要在多周期指令后插入足夠的NOP(空操作)指令，以避免流水線沖突。
在G．729ab的標(biāo)準(zhǔn)C代碼中，有大量的循環(huán)體。循環(huán)控制的關(guān)鍵跳轉(zhuǎn)指令B，需要等待5個(gè)指令周期，大量的NOP操作將降低代碼的效率。為了提高循環(huán)效率，可以合理安排指令順序，在一個(gè)匯編循環(huán)體內(nèi)完成多個(gè)C循環(huán)的運(yùn)算的流水線操作。用匯編指令實(shí)現(xiàn)如下簡(jiǎn)單的for循環(huán)求信號(hào)能量的程序段為例：

上述示例可使用如下匯編程序段實(shí)現(xiàn)：

如上優(yōu)化后，循環(huán)體LOOP僅為一個(gè)周期，在這一個(gè)周期中有6條并行運(yùn)行的指令。其中，內(nèi)存讀取指令LDFI需4個(gè)周期，故乘法指令SMPY是將向前追溯4個(gè)循環(huán)周期的內(nèi)存讀取結(jié)果相乘。同理，SMPY指令需2個(gè)周期，故SADD指令是將2個(gè)循環(huán)周期之前的相乘結(jié)果相加。B0和A1配合用于循環(huán)控制，在等待跳轉(zhuǎn)指令B有效的5個(gè)延時(shí)周期內(nèi)，依次進(jìn)行隨后的后一循環(huán)的取數(shù)，前第3個(gè)循環(huán)的相乘，前一個(gè)循環(huán)的求和、循環(huán)控制和跳轉(zhuǎn)指令，依次類推。上述優(yōu)化實(shí)現(xiàn)了最優(yōu)循環(huán)效率。
本設(shè)計(jì)優(yōu)化后核心編解碼算法代碼完全符合ITUT G．729ab標(biāo)準(zhǔn)，并通過(guò)了ITU-T的所有測(cè)試矢量。使用300 MHz主頻的TMS320C6203實(shí)現(xiàn)聲碼器，單片可支持31路G．729ab算法。

2 聲碼器的DSP硬件接口設(shè)計(jì)
在媒體網(wǎng)關(guān)中，聲碼器的功能是實(shí)現(xiàn)PSTN的E1語(yǔ)音信號(hào)和數(shù)據(jù)網(wǎng)分組語(yǔ)音壓縮信號(hào)之間的編解碼轉(zhuǎn)化。利用TMS320C6203片內(nèi)固化設(shè)置的McBSP接口(多通道緩存串行接口)與HPI接口(主處理器接口)，可以實(shí)現(xiàn)DSP與E1總線、以及數(shù)據(jù)網(wǎng)上層處理器的連接。結(jié)構(gòu)示意圖如圖1所示。

TM320C6203通過(guò)內(nèi)置McBSP與EDMA(Enhanced Directory Memory Access，增強(qiáng)型直接內(nèi)存訪問(wèn))控制器配合，可實(shí)現(xiàn)與E1標(biāo)準(zhǔn)接口的鏈接。設(shè)置McBSP的接收／發(fā)送控制寄存器(R／XCR)，使串口按照標(biāo)準(zhǔn)E1數(shù)據(jù)格式進(jìn)行數(shù)據(jù)收發(fā)；設(shè)置串口管腳控制寄存器(PCR)，控制串口采用外部E1總線的時(shí)鐘和幀同步信號(hào)；設(shè)置串口控制寄存器(SPCR)，控制串口的R／XINT(收／發(fā)中斷)由EDMA響應(yīng)。