AVS解碼器在DSP平臺上的優(yōu)化
加入技術交流群
每個模塊在執(zhí)行一個宏塊行的解碼過程中，會被反復執(zhí)行N 次，在此期間程序代碼保留在L1P中不被沖刷，直到第二個模塊執(zhí)行的時候第一個模塊的代碼才被沖刷。所以此方法解碼一個宏塊行才發(fā)生四次沖刷，完成一幀圖像的解碼共發(fā)生4 ×M 次代碼沖刷，較改進之前減少沖刷次數4 ×M ×(N - 1)。
表1中的測試序列分辨率為720 ×576，調整結構后解碼速率均有不同程度的提高，通過對統(tǒng)計結果的平均得知，效率提高20%左右。
表1 實驗結果
3 結論
本文解碼器優(yōu)化充分利用了處理器的程序Cache功能，模塊分配方式依據Cache大小而定，針對不同處理器的不同Cache， 可以有不同的模塊劃分方式，只需要保證每個模塊代碼量小于程序Cache容量即可。處理器對于數據的讀取同樣可以采用類似方法，以達到充分利用數據Cache的目的。此方法不僅可以應用于AVS解碼器，也可應用于AVS編碼器，還可以應用于與之擁有類似結構的H. 264、MPEG、VC1等編解碼算法。
評論