中文字幕 另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sup id="3hn2b"></sup>

    1. <sub id="3hn2b"><ol id="3hn2b"></ol></sub><legend id="3hn2b"></legend>

      1. <xmp id="3hn2b"></xmp>

      2. 新聞中心

        EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 怎樣實現(xiàn)Verilog模擬PS2協(xié)議

        怎樣實現(xiàn)Verilog模擬PS2協(xié)議

        作者: 時間:2010-06-20 來源:網(wǎng)絡(luò) 收藏

        讀鍵盤值相當(dāng)簡單嘛,比SPI、I2C簡單多了...下面介紹一下具體過程.

        本文引用地址:http://www.antipu.com.cn/article/151792.htm

        1.明確接線關(guān)系,只需接4根線,VCC要+5V,3.3我測試過不能用,時鐘和數(shù)據(jù)線要用bidir雙向口線,F(xiàn)PGA可以不用外接上拉電阻。另外,USB鍵盤也可以用,只要用一個轉(zhuǎn)接頭轉(zhuǎn)成即可。

        2.讀取基本的鍵盤數(shù)據(jù),不需要FPGA發(fā)送任何數(shù)據(jù),只需讀取鍵盤發(fā)回來的數(shù)據(jù)即可
        如下面的時序圖,每次鍵盤發(fā)送11個clock信號,我們需要做的事情就是在時鐘的下降沿讀取數(shù)據(jù)

        3.如何來采樣CLK低電平?
        這里可以用一個FIFO來儲存數(shù)據(jù),如下面的程序,當(dāng)ps2_clk信號處于下降沿時,ps2_clk_fallingedge值將被置高

        reg [2:0] ps2_clkr;//用一個fifo來采樣ps2_clk信號;
        always @(posedge clk)
        ps2_clkr = {ps2_clkr[1:0], ps2_clk};

        wire ps2_clk_risingedge = (ps2_clkr[2:1]==2'b01); // now we can detect ps2_clk rising edges
        wire ps2_clk_fallingedge = (ps2_clkr[2:1]==2'b10); // and falling edges

        4.當(dāng)檢測到第一個低電平時,我們只需要連續(xù)讀取11個周期值就可以了,這里用一個變量i來控制

        always @(posedge clk)
        if(rst)
        i = 0;
        else
        begin
        if(ps2_clk_fallingedge)
        begin
        data2[i] = data[i];
        data[i] = ps2_data;
        if(i10) i = i+1;
        else i = 0;
        end
        end

        最后來解釋下這11個數(shù)據(jù)的功能,如下表

        5.如果想進(jìn)一步區(qū)分鍵值,就需要查表了,如下表


        上一頁 1 2 下一頁

        評論


        相關(guān)推薦

        技術(shù)專區(qū)

        關(guān)閉