高速數(shù)據(jù)采集系統(tǒng)中精確時標(biāo)的CPLD實現(xiàn)方法
加入技術(shù)交流群
其仿真結(jié)果如圖2所示。本文引用地址：http://www.antipu.com.cn/article/150888.htm
4 結(jié)論
本文對高速數(shù)據(jù)采集系統(tǒng)中的采集數(shù)據(jù)貼上精確時間標(biāo)簽的方法進行了詳細(xì)地敘述和仿真，得出如下結(jié)論：
(a) 假設(shè)高速AD轉(zhuǎn)換器件的轉(zhuǎn)換頻率為5MHz，則本系統(tǒng)能為存入靜態(tài)RAM中的轉(zhuǎn)換數(shù)據(jù)貼上精度為0.2μs的時間標(biāo)簽。
(b) 通過復(fù)雜可編程邏輯器件(CPLD)間接地實現(xiàn)了“低速”的單片機系統(tǒng)對高速數(shù)據(jù)采集系統(tǒng)的實時監(jiān)視。
評論