(1)PCI9656使LHOLD變高申請局部總線控制權;FPGA檢測到后，立即回應使LHOLDA變高告知PCI9656局部總線申請成功。PCI9656使ADS變低、LW/R變高，然后發(fā)送主機地址;FPGAl根據(jù)高位地址譯碼生成DSP片選信號，根據(jù)LW/R將主機接口配置為寫方式，同時使能PCI9656的READY。

　　(2)PCI9656檢測到READY后，將數(shù)據(jù)寫入雙口RAM。數(shù)據(jù)傳輸完畢后PCI9656使READY無效，收回LHOLD;FPGAl接著撤消LHOLDA。

　　(3)FPGAl向相應的DSP發(fā)出HBR和WRL申請總線控制權并請求對DSP寫數(shù)據(jù)操作，DSP檢測到信號返回HBG和ACK。FPGAl檢測到ACK信號后，開始將雙口RAM中的數(shù)據(jù)發(fā)送給DSP。數(shù)據(jù)傳輸完畢后FPGA使WRL無效，撤銷HBR;DSP接著撤銷HBG和ACK。此次寫操作完成。

　　4 結 語

　　提出的基于CPCI總線的高速通用雷達信號處理板設計，繼承了CPCI總線可靠、可擴展、通用性強的特點。PCI9656橋芯片和FPGAl邏輯轉換芯片實現(xiàn)板外主機對DSP的訪問。通過FPGA2將Rocket_IO口與DSP的LinkPort口互聯(lián)實現(xiàn)數(shù)據(jù)的高速傳輸。