1 引言

電子系統(tǒng)功能實現的模式不外硬件和軟件兩種。基于馮.諾依曼或者哈佛體系結構的通用微處理器(MPU、MCU、DSP等)系統(tǒng)是軟件實現模式，其硬件電路結構固定，通過串行執(zhí)行指令實現功能。軟件設計靈活、易升級，但執(zhí)行速度慢、效率低;而專用集成電路(ASIC)采用硬件模式，通過固化的特定運算和單元電路完成功能。指令并行執(zhí)行，執(zhí)行速度快、效率高，但開發(fā)周期長、缺乏靈活性。在一些實時性和靈活性要求都比較高的場合，采用通用微處理器或者ASIC效果都欠佳。

大規(guī)模的電子系統(tǒng)是各種邏輯功能模塊的組合。從時間軸上來看，系統(tǒng)中的各個功能模塊并不是任何時刻都在工作，而是根據系統(tǒng)外部的整體要求，輪流或循環(huán)地激活或工作。隨著系統(tǒng)規(guī)模的擴大，各功能模塊電路的資源利用率反而下降。因此，系統(tǒng)設計要從傳統(tǒng)的追求大規(guī)模、高密度的方向，轉向如何提高資源利用率上來，充分利用有限的資源去實現更大規(guī)模的邏輯設計。

基于大規(guī)模可編程器件FPGA的可重構系統(tǒng)(Reconfigurable System)，就是利用FPGA可以多次重復編程配置的特點，實現實時電路重構(Reconfiguration of circuitry at runtime，簡稱RCR)，即在電子系統(tǒng)的工作狀態(tài)下，動態(tài)改變電路的結構，其實質是實現FPGA內部全部或部分邏輯資源的時分復用，使在時間上離散的邏輯電路功能能在同一FPGA中順序實現。

雖然可重構系統(tǒng)的概念早在1960年就已經提出來，但由于沒有理想的可重構器件等原因，這方面的研究一直沒有很大突破。1990年以來，隨著大規(guī)模集成電路的迅速發(fā)展，尤其是大規(guī)模可編程器件FPGA的出現，研制可重構電子系統(tǒng)的硬件條件已基本具備，實時電路重構的思想逐漸引起了學術界的注意，從而引發(fā)了對可重構系統(tǒng)的研究熱潮。自從2000年以來，基于FPGA的重構在國際上得到了越來越多的關注和研究。

2 FPGA可重構設計的基礎

2.1 FPGA可重構設計的結構基礎

可重構設計是指利用可重用的軟、硬件資源，根據不同的應用需求，靈活地改變自身體系結構的設計方法。FPGA器件可多次重復配置邏輯的特性使可重構系統(tǒng)成為可能，使系統(tǒng)兼具靈活、便捷、硬件資源可復用等性能。

FPGA器件的結構主要有兩種：一是基于反熔絲技術，二是基于SRAM或FLASH編程。用反熔絲開關作基本元件，具有非易失性，編程完成后，FPGA的配置數據不再變化，無法重構。而基于SRAM或FLASH編程的FPGA通過陣列中的SRAM或FLASH單元對FPGA進行編程。SRAM單元由一個RAM和一個PIP晶體管組成，RAM中儲存著PIP晶體管的通斷信息，系統(tǒng)上電時，這些信息碼由外部電路寫入到FPGA內部的RAM中，電源斷開后，RAM中的數據將丟失。因此SRAM或FLASH編程型FPGA是易失性的，每次重新加電，FPGA都要重新加載數據。這樣，運行中的FPGA功能系統(tǒng)在掉電后可以重新下載新的配置數據，以實現不同的功能。這一特點成為FPGA在許多新領域獲得廣泛應用的關鍵，尤其成為可重構系統(tǒng)發(fā)展的持續(xù)驅動力。

2.2 FPGA的重構方式

根據重構的方法不同，FPGA的重構可分為靜態(tài)重構和動態(tài)重構兩種，前者是指在系統(tǒng)空閑期間進行在線編程，即斷開先前的電路功能后，重新下載存貯器中不同的目標數據來改變目標系統(tǒng)邏輯功能。常規(guī)SRAM FPGA都可實現靜態(tài)重構。后者則是指在系統(tǒng)實時運行中對FPGA芯片進行動態(tài)配置(即在改變電路功能的同時仍然保持電路的工作狀態(tài))，使其全部或部分邏輯資源實現在系統(tǒng)的高速的功能變換和時分復用。動態(tài)重構技術需要特定的基于SRAM或FLASH結構的新型FPGA的支持。隨著其產品和技術的相對成熟，動態(tài)重構FPGA的設計理論和設計方法已經逐漸成為新的研究熱點。

根據實現重構的面積不同，可重構FPGA又可以分為全局重構和局部重構。

(1)全局重構：對FPGA器件或系統(tǒng)能且只能進行全部的重新配置，在配置過程中，計算的中間結果必須取出存放在額外的存儲區(qū)，直到新的配置功能全部下載完為止。重構前后電路相互獨立，沒有關聯。通常，可以給FPGA串連一個EPROM來存儲配置數據，實現前后功能的轉化。常規(guī)基于SRAM的FPGA的靜態(tài)重構均為全局重構。

(2)局部重構：對重構器件或系統(tǒng)的一部分進行重新配置，重構過程中，其余部分的工作狀態(tài)不受影響。這種重構方式減小了重構范圍和單元數目，FPGA的重構時間大大縮短，占有相當的速度優(yōu)勢。應用FPGA動態(tài)部分重構功能使硬件設計更加靈活，可用于硬件的遠程升級、系統(tǒng)容錯和演化硬件以及通信平臺設計等。動態(tài)部分重構可以通過兩種方法實現：基于模塊化的設計方法(Module-Based Partial Reconfiguration)和基于差別的設計方法(Difference-Based Partial Reconfiguration)。

顯然，動態(tài)重構比靜態(tài)重構優(yōu)越，因為靜態(tài)重構將整個內部的邏輯單元都重新配置，此時FPGA被掛起不能執(zhí)行正常操作，重構完成后才能恢復工作，影響系統(tǒng)實時性。動態(tài)重構在系統(tǒng)運行中能實時全部或部分重構，且不中斷正常邏輯輸出，因而更有靈活性和高速度。

大多數FPGA都是基于LUT查找表結構，它們只適用于靜態(tài)重構，通過向LUT一次下載全部配置數據而設定FPGA的邏輯功能。根據FPGA的容量不同、配置方式不同，全部重構時間為幾ms到幾秒不等。

對于常規(guī)FPGA來說，重載方式多種多樣。在系統(tǒng)調試階段，一般是通過JTAG電纜從主機下載配置數據，調試結束后正式運行時一般是將配置數據放在串行PROM中，上電時向FPGA加載邏輯。但對于系統(tǒng)實際運行還有一些更快更靈活的配置方式，可以縮短FPGA的重構時間，實現靈活重構。如ALTERA公司的FPGA可采用串行被動(PS)方式配置，對于2萬邏輯門規(guī)模的EP1K10配置數據為20KB，在30MHz的配置時鐘下只要5ms即可全部重構。這個速度雖然比不上動態(tài)配置的FPGA，但也比JTAG下載、串行PROM配置方式快多了，姑且稱之為準動態(tài)重構(bogus dynamic restructuring)。而且在許多系統(tǒng)中FPGA并不時刻都在工作，而是以一定的重復頻率執(zhí)行任務，只要在FPGA的空閑時間來得及對其進行重新配置，那么在系統(tǒng)宏觀的角度就可以認為是動態(tài)配置的，即實時重構。

2.3 支持重構的FPGA器件

近年來，隨著FPGA技術的發(fā)展，支持重構的FPGA器件新品迭現。Xilinx、Altera、Lattice的FPGA器件都是SRAM查找表結構。Xilinx支持模塊化動態(tài)部分重構的器件族有XC6200系列，90nm工藝Spartan-3和Virtex-4 、Virtex-II-E和Virtex-II Pro [7]。Acmel公司的AT6000系列同樣基于SRAM結構，只是SRAM的各單元能夠單獨訪問配置，即支持部分重構。Lattice公司的基于Flash的FPGA通過在Flash上存儲多種邏輯功能的配置數據流，經過配置實現不同邏輯功能，嚴格意義上講屬于靜態(tài)可重構技術。Altera公司的Flex系列、ACEX、APEX、Cyclone系列也是基于SRAM的可重構邏輯。支持重構的FPGA器件有數量逐漸增加的趨勢。但目前價格相對偏高。