基于DSP的遠(yuǎn)程程序更新方法很多[12]，但在燒寫的時候均要求系統(tǒng)不能斷電，否則將造成整個系統(tǒng)軟件崩潰，只能人工通過JTAG口調(diào)試燒寫才能恢復(fù)。如何有效提高系統(tǒng)維護(hù)的可靠性成為一個重要的問題。本文創(chuàng)新地提出基于多DSP的程序分片、數(shù)據(jù)分段的高可靠性遠(yuǎn)程更新軟件設(shè)計，并列舉了多個增強(qiáng)可靠性的應(yīng)用方法。本文以某型號無線遠(yuǎn)程監(jiān)控系統(tǒng)為例，具體描述該設(shè)計的實際應(yīng)用。

1　系統(tǒng)結(jié)構(gòu)

本系統(tǒng)處理數(shù)據(jù)多，計算量大，又有很強(qiáng)的實時性要求，選用ADI公司的高速處理芯片TigerSharc201s。Flash選用JS28F128，容量為256 Mb。系統(tǒng)設(shè)計采用兩片ADSP并行的模式。系統(tǒng)結(jié)構(gòu)如圖1所示，TS201A為主DSP，TS201B為從DSP。主DSP經(jīng)Flash采用EPROM加載方式，再通過Link口引導(dǎo)加載從DSP。本處理系統(tǒng)支持多種工作模式，監(jiān)控中心通過內(nèi)部協(xié)議遠(yuǎn)程管控處理系統(tǒng)。從DSP實現(xiàn)信號處理計算，把處理計算結(jié)果傳遞給主DSP;主DSP實現(xiàn)管控模塊，通過外圍芯片F(xiàn)PGA的串口協(xié)議發(fā)送給無線傳輸設(shè)備，通過CDMA模塊用無線網(wǎng)絡(luò)的形式，發(fā)送到監(jiān)控中心軟件。監(jiān)控中心通過協(xié)議對其可實現(xiàn)遠(yuǎn)程管理，包括數(shù)據(jù)庫文件更新、程序更新和狀態(tài)模式轉(zhuǎn)換。

圖1　系統(tǒng)結(jié)構(gòu)

2　遠(yuǎn)程更新原理及實現(xiàn)

2.1　設(shè)計原理

Flash內(nèi)部分為256個block，可以擦寫任意位置的block段，沒有擦寫的block數(shù)據(jù)不會丟失。根據(jù)這一特性，把兩片DSP軟件程序和分段的數(shù)據(jù)庫的燒寫位置分開。Flash空間地址分配如圖2所示。

圖2　Flash空間地址分配示意圖

監(jiān)控中心按照內(nèi)部協(xié)議把數(shù)據(jù)庫或程序文件分包，通過無線網(wǎng)絡(luò)下發(fā)到以TS201為核心的信號處理機(jī)。處理機(jī)接收完數(shù)據(jù)后，通過自身的燒寫功能，把新數(shù)據(jù)自動寫入Flash中。重新啟動后，DSP重載實現(xiàn)遠(yuǎn)程分片更新程序的功能。程序的初始化設(shè)置中，每次會自動讀回Flash中的數(shù)據(jù)，完成更新數(shù)據(jù)庫參數(shù)的功能。

為了增加遠(yuǎn)程更新的可靠性，把兩片DSP程序分開位置燒寫。由于主DSP只涉及管理控制功能，所以把主DSP程序作為整個系統(tǒng)的“殼”，一般不作更新。用從DSP實現(xiàn)其主要的性能計算，它的加載通過主DSP的Link口引導(dǎo)。這樣，大部分的在線維護(hù)和算法程序升級通過更新從DSP就能完成。在更新的過程中，主DSP程序不會受影響，增強(qiáng)了系統(tǒng)的可靠性，也不必?fù)?dān)心突然掉電會導(dǎo)致系統(tǒng)軟件的崩潰。

2.2　基于TS201的遠(yuǎn)程更新過程

本系統(tǒng)制定內(nèi)部協(xié)議，實現(xiàn)遠(yuǎn)程更新的指令交互。信號處理機(jī)接收指令，按照協(xié)議決定遠(yuǎn)程更新的內(nèi)容，分為軟件更新或者數(shù)據(jù)庫更新。若為軟件更新再區(qū)分主、從DSP軟件更新;若為數(shù)據(jù)庫更新，根據(jù)數(shù)據(jù)庫信息決定更新的位置和段數(shù)。

本系統(tǒng)的數(shù)據(jù)庫文件為30K×4字節(jié)，分為6段。根據(jù)無線傳輸設(shè)備的發(fā)送能力，把數(shù)據(jù)按照每包198字節(jié)分包，每包包括報頭、總包數(shù)、包號和校驗位等信息，數(shù)據(jù)協(xié)議具體格式如下：

報頭：SOH;

報文長度：本包數(shù)據(jù)的長度，包括報頭，固定為198;

總包數(shù)：此次程序或者數(shù)據(jù)庫文件分成的總包數(shù);

包號：本包的編號;

數(shù)據(jù)：需要更新的數(shù)據(jù);

校驗位：占3個字節(jié)，包括1個字節(jié)的奇偶校驗位、2個字節(jié)的CRC校驗位。

發(fā)送更新文件時，系統(tǒng)采用握手協(xié)議。信號處理機(jī)每接收到1包數(shù)據(jù)，將發(fā)回饋信息給監(jiān)控中心，監(jiān)控中心接收到成功回饋信息后，再發(fā)下1包數(shù)據(jù)。否則將進(jìn)入等待模式，10 s后自動重發(fā)此包數(shù)據(jù)。若連續(xù)重發(fā)3次仍然不成功，才放棄此次更新。信號處理機(jī)軟件機(jī)制和監(jiān)控中心一樣，發(fā)送回饋后進(jìn)入等待模式，10 s后自動重新發(fā)送回饋信息，最多重發(fā)3次，才放棄更新，重新回到工作狀態(tài)，直到接收到新的下發(fā)指令。

信號處理機(jī)接收完全部的數(shù)據(jù)包后，還要進(jìn)行包號核對，確認(rèn)無誤后，用協(xié)議通知監(jiān)控中心即將進(jìn)入燒寫模式。按照Flash特定的讀寫指令，把RAM中的數(shù)據(jù)由Flash的第20個block起始位置開始寫入。如果是數(shù)據(jù)庫，按照協(xié)議解讀數(shù)據(jù)段號，把燒寫起始位置改為相應(yīng)block的地址。燒寫完成后，將燒寫成功與否的信息回饋給監(jiān)控中心。在不斷電的情況下，系統(tǒng)此時仍然是按照舊的軟件版本運行。系統(tǒng)設(shè)計了遠(yuǎn)程的硬重啟，通過指令控制繼電器。繼電器連接電源模塊，實現(xiàn)短暫的斷電功能，從而實現(xiàn)DSP的重新加載，完成程序或者數(shù)據(jù)庫更新。詳細(xì)的遠(yuǎn)程更新流程如圖3所示。

圖3　遠(yuǎn)程更新流程

2.2.1　FPGA程序?qū)崿F(xiàn)

FPGA負(fù)責(zé)片選串口信號，TS201為高速設(shè)備。為了不頻繁打斷TS201的進(jìn)程，在FPGA中設(shè)計9個字節(jié)的FIFO。FIFO滿即向TS201發(fā)送IRQ外部中斷信號，通知TS201讀取數(shù)據(jù)，F(xiàn)PGA接收1個讀信號清空FIFO中的1個數(shù)據(jù)。

2.2.2　TS201中斷程序?qū)崿F(xiàn)

串口采用中斷的方式接收，具體的ISR部分實現(xiàn)如下：

interrupt(SIGIRQ1, isr_uart2);//設(shè)置串口中斷地址

interrupt(SIGTIMER1LP,TIMER1_ISR); //設(shè)置定時器中斷地址

void isr_uart2() {

int i;

int buf_uart[9];

for(i=0;i9;i++){

buf_uart[i]=*UART_ADD_2;//讀取數(shù)據(jù)線上的數(shù)據(jù)

buf_uart[i] =buf_uart[i] 0xff; //避免數(shù)據(jù)線串?dāng)_，只取數(shù)據(jù)線上的低8位

}

……

}

② 定時器程序設(shè)計。TS201有Timer0和Timer1兩個定時器，每個定時器又分為高位和低位兩個寄存器。本系統(tǒng)采用Timer1的低位寄存器做10 s定時。

void TIMER1_ISR( ){

int i,tempp;//關(guān)閉定時器