這里以Cortex-A15 SoC平臺為例。系統(tǒng)原型開發(fā)套件可以對Cortex-A15平臺以及集成IP如CPU和外設(shè)進行評估。在ASIC開發(fā)之前的早期驗證期間對IP的質(zhì)量和互操作性進行評估，包括：PCIe/SATA/USB3.0/GbE。CPU效能的評估：Cortex-A15，R4F，M3。還能提供S / W開發(fā)：樣品的Linux驅(qū)動程序和OS移植服務(wù)。

　　特別值得一提的是，上圖中的系統(tǒng)方案中紅色字體表示的部分如PCIe/SATA/USB3.0/GbE等，都是富士通半導(dǎo)體自己的產(chǎn)品，這就保證了外設(shè)的完整性，消除了在系統(tǒng)兼容性等方面的影響。

　　“以前客戶自己搭平臺驗證，費時又耗力?，F(xiàn)在有了這樣的平臺將會大大縮短SoC設(shè)計前期的驗證時間，包括客戶自己搭平臺的時間也節(jié)省了?？蛻糁恍枰瓿上到y(tǒng)設(shè)計中最核心的部分，剩下的富士通半導(dǎo)體幫您搞定。另外，除了Cortex-A15 SoC平臺，富士通半導(dǎo)體還有Cortex-A9 SoC平臺等，未來還將繼續(xù)發(fā)展其他的ARM核系列平臺。” 陳博宇介紹說。

　　在高性能應(yīng)用領(lǐng)域的成功案例

　　本屆CICE富士通半導(dǎo)體的展臺展示了過去3年富士通半導(dǎo)體的ASIC設(shè)計服務(wù)在高性能應(yīng)用領(lǐng)域取得的一系列令人矚目的成績， 這包括：內(nèi)含富士通半導(dǎo)體ADC/ DAC IP的ASIC產(chǎn)品支持40G、100G、400G 波分復(fù)用網(wǎng)絡(luò)(DWDM)和測試儀表市場，工藝節(jié)點從65nm——40nm——28nm，有多個電信設(shè)備行業(yè)的頂級客戶采用了該公司的技術(shù)并成功實現(xiàn)量產(chǎn)。

　　在通信領(lǐng)域，富士通半導(dǎo)體是目前100G/400G波分復(fù)用網(wǎng)絡(luò)的唯一的核心IP和ASIC方案提供商， 并且還在創(chuàng)造新的記錄，2013年首個28nm 80G～100G ADC/ DAC IP也將誕生，成為推動100/400G網(wǎng)絡(luò)商用的重要力量。

　　在消費市場，富士通半導(dǎo)體的世界上第一個采用28nm HPL(高性能低功耗)工藝的LTE/3G/2G 基帶LSI，用于手機。由于特別使用了富士通半導(dǎo)體開發(fā)的低功耗methodology，使其降低了30%的動態(tài)功耗。在設(shè)計方面，此基帶LSI還采用了富士通半導(dǎo)體的一系列的IP，包括ARM Cortex、DigRFV3、V4、HSIC、USB2.0…

　　富士通半導(dǎo)體的SPARC CPU在國際上高性能計算領(lǐng)域很有代表性。SPARC64 X是與ORACLE合作開發(fā)的第10代處理器，含有16個內(nèi)核的多核多線程處理器，是屬于世界領(lǐng)先的?！　?/p>

 

　　隨著中國設(shè)計能力的提升，這些目前還很先進的技術(shù)在國內(nèi)的需求越來越大，如圖6所示為富士通半導(dǎo)體的28nm技術(shù)目標市場。“我們看到了這種需求，所以通過本屆CICE展會和技術(shù)論壇展示這些有代表性的成功案例，希望富士通半導(dǎo)體的ASIC設(shè)計服務(wù)能夠助力中國高端SoC設(shè)計的夢想照進現(xiàn)實。” 陳博宇最后總結(jié)。