DM642中的I2C接口不支持高速模塊，因此在本設計中所使用的I2C總線速率最高為400kbit/s。本設計中采用了TI的4bit 2選1切換器SN74CBT3257使DM642可以每次選擇接收一組I2C數(shù)據(jù)。由于SAA7113只能配置兩個不同的設備地址，一條I2C總線中不能同時連接4個SAA7113，因此須將I2C總線切分成IIC0和IIC1。具體連接方式見圖3。

　　軟件設計

　　設置DM642內部模塊的配置參數(shù)，包括VPort視頻端口參數(shù)配置，SDRAM及FLASH寄存器配置;I2C總線參數(shù)配置;編解碼芯片內部寄存器配置等。

　　系統(tǒng)上電初始化，DM642通過內部軟件模擬I2C總線時序，配置好SAA7113內部寄存器，設置其工作方式;之后DM642向CPLD發(fā)送采集指令，雙方通過HOLD、HOLDA握手信號，實現(xiàn)總線控制交接，此時CPLD獲得總線控制權，然后打開SAA7113的輸出，對采集到的視頻數(shù)據(jù)進行寫控制;當一幀視頻數(shù)據(jù)寫入SDRAM幀緩存器后，CPLD關閉SAA7113視頻輸出，放棄總線控制權，并發(fā)送中斷信號給DM642;DM642重新獲得控制權后，對采集到的視頻數(shù)據(jù)使用特定算法進行圖像處理，并將處理后的視頻數(shù)據(jù)緩存在SDRAM中，同時配置SAA7121內部寄存器，設置其工作方式，此時將SDRAM中緩存的圖像數(shù)據(jù)送入SAA7121進行D/A轉換，并經過并口送VGA顯示器進行圖像顯示;DM642在圖像處理完畢后即重新發(fā)出開始采集命令，進行下一幀數(shù)據(jù)的采集。