半導(dǎo)體特征尺寸正在向22/15nm的等級(jí)不斷縮小，傳統(tǒng)的平面型晶體管還能滿足要求嗎?有關(guān)這個(gè)問(wèn)題，業(yè)界已經(jīng)討論了很久?，F(xiàn)在，決定半導(dǎo)體制造技術(shù)發(fā)展方向的歷史拐點(diǎn)即將到來(lái)，盡管IBM和Intel兩大陣營(yíng)在發(fā)展方式上會(huì)有各自不同的風(fēng)格和路線，但雙方均已表態(tài)稱在15nm級(jí)別制程啟用全耗盡型晶體管(FD:Fully Depleted)技術(shù)幾乎已成定局，同時(shí)他們也都已經(jīng)在認(rèn)真考慮下一步要不要將垂直型晶體管(即立體結(jié)構(gòu)晶體管)制造技術(shù)如三門(mén)晶體管，finFET等投入實(shí)用。

　　據(jù)Intel的制程技術(shù)經(jīng)理Mark Bohr表示，Intel 對(duì)部分耗盡型(PD:Partliy Depleted)CMOS技術(shù)能否繼續(xù)沿用到15nm制程節(jié)點(diǎn)感到“非常悲觀”。但他同時(shí)表示，雖然只有SOI技術(shù)才可以在保留傳統(tǒng)平面晶體管結(jié)構(gòu)的條件下應(yīng)用FD技術(shù);但是體硅制程也并非無(wú)可救藥，采用三門(mén)或者FinFET等立體晶體管結(jié)構(gòu)技術(shù)，便可以在體硅或者SOI上滿足關(guān)鍵尺寸進(jìn)一步縮小的需求，一樣也可以制造出FD MOSFET。

　　Gartner的分析師Dean Freeman則表示，目前半導(dǎo)體業(yè)界所面臨的情況與1980年代非常類似，當(dāng)時(shí)業(yè)界為了擺脫面臨的發(fā)展瓶頸，開(kāi)始逐步采用CMOS技術(shù)來(lái)制造內(nèi)存和邏輯芯片，從而開(kāi)創(chuàng)了半導(dǎo)體業(yè)界的新紀(jì)元。