中文字幕 另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sup id="3hn2b"></sup>

    1. <sub id="3hn2b"><ol id="3hn2b"></ol></sub><legend id="3hn2b"></legend>

      1. <xmp id="3hn2b"></xmp>

      2. 新聞中心

        EEPW首頁 > 嵌入式系統(tǒng) > 新品快遞 > 賽靈思同時推出六大領(lǐng)域優(yōu)化開發(fā)套件

        賽靈思同時推出六大領(lǐng)域優(yōu)化開發(fā)套件

        作者: 時間:2009-12-08 來源:電子產(chǎn)品世界 收藏

        本文引用地址:http://www.antipu.com.cn/article/100872.htm

          嵌入式開發(fā)

          嵌入式幫助軟件開發(fā)人員利用與ISE 11.4嵌入式版本一起提供的賽靈思 SDK(軟件)環(huán)境立即啟動開發(fā)工作。開發(fā)人員能運(yùn)行并修改作為目標(biāo)參考設(shè)計一部分提供的代碼樣本,充分利用全面實施的 MicroBlaze® 32 位 RISC 軟處理器內(nèi)核和全套常見處理器外設(shè),其中包括 UART、多端口存儲控制器 (MPMC)、閃存、三態(tài)以太網(wǎng) MAC (TEMAC)、通用 IP (GPIO)、I2C/SPI、定時器/中斷控制器及調(diào)試端口等。利用作為EDK (嵌入式)環(huán)境一部分的外設(shè)庫,硬件設(shè)計人員可利用基礎(chǔ)系統(tǒng)構(gòu)建商(BSP)工具修改參考設(shè)計,實現(xiàn)性能、功耗或資源優(yōu)化,進(jìn)一步擴(kuò)展代碼,優(yōu)化主要功能,確保實施方案充分發(fā)揮 資源的優(yōu)勢。



        關(guān)鍵詞: Xilinx 開發(fā)套件 Virtex FPGA

        評論


        相關(guān)推薦

        技術(shù)專區(qū)

        關(guān)閉