cpu ip 文章進(jìn)入cpu ip技術(shù)社區(qū)

CPU大斗法：英特爾吹性能 AMD賣功耗

　在國際固態(tài)電路會(huì)議（International Solid Sate Circuits Conference）上，AMD和Intel這一對(duì)老冤家分別展示了它們新一代的服務(wù)器用CPU芯片的有關(guān)細(xì)節(jié)。　 Intel公司將會(huì)于今年下半年推出代號(hào)為“Tulsa”的Xeon級(jí)服務(wù)器用雙核心CPU。該新型號(hào)CPU的運(yùn)行頻率將達(dá)到3.4GHz，比現(xiàn)有3GHZ的“Paxville”Xeon級(jí)CPU要快。Tus
關(guān)鍵字： AMD CPU 英特爾

QuickLogic公司近日宣布推出可嵌入QuickLogic 微瓦FPGA產(chǎn)品系列Eclipse II™的SDIO主控器IP核。為了進(jìn)一步縮短客戶產(chǎn)品設(shè)計(jì)的時(shí)間，QuickLogic同時(shí)還提供基于Eclipse II QL8325和QL8150 的SDIO參考設(shè)計(jì)。 QuickLogic所
關(guān)鍵字： IP QuickLogic SDIO 嵌入式設(shè)計(jì)

　　日前，德州儀器 (TI) 宣布推出一套新型的 IP 質(zhì)量管理單元系統(tǒng)—PIQUA，該產(chǎn)品將使服務(wù)供應(yīng)商能夠在 VoIP、IP 視頻、IPTV 以及因特網(wǎng)音樂服務(wù)方面，為個(gè)人消費(fèi)者與企業(yè)用戶提供高級(jí)服務(wù)質(zhì)量。通過積極與 Motive 及 Viola Networks 的合作，融合了PIQUA 的TI IP 通信技術(shù)產(chǎn)品，可提供重要技術(shù)信息來正確管理各種新興
關(guān)鍵字： IP 德州儀器質(zhì)量管理單元系統(tǒng)

QuickLogic公司近日宣布推出可嵌入QuickLogic 微瓦FPGA產(chǎn)品系列Eclipse II™的SDIO主控器IP核。為了進(jìn)一步縮短客戶產(chǎn)品設(shè)計(jì)的時(shí)間，QuickLogic同時(shí)還提供基于Eclipse II QL8325和QL8150 的SDIO參考設(shè)計(jì)。 Quick
關(guān)鍵字： IP QuickLogic SDIO

MIPS 科技與 Virage Logic宣布聯(lián)合推出一個(gè)新系列的第一個(gè)內(nèi)核優(yōu)化 IP 套件（Core-Optimized IP Kit）。該套件由專門優(yōu)化 MIPS 處理器性能的Virage Logic Area 、Speed and Power (ASAP) Memory™
關(guān)鍵字： IP MIPS Virage

多媒體/手機(jī)芯片領(lǐng)導(dǎo)廠商針對(duì)下一代家庭娛樂信息產(chǎn)品推出成套關(guān)鍵技術(shù) 意法半導(dǎo)體日前公布了該公司正在為無線家庭IP網(wǎng)絡(luò)的音視頻流應(yīng)用開發(fā)一套關(guān)鍵技術(shù)的細(xì)節(jié)，以實(shí)現(xiàn)新一代消費(fèi)電子產(chǎn)品。有了這些技術(shù)，不同的消費(fèi)產(chǎn)品（機(jī)頂盒、DVD影碟機(jī)、DVD錄放機(jī)、移動(dòng)終端）就可以通過無線連接來共享多媒體內(nèi)容。ST正在開發(fā)的關(guān)鍵技術(shù)包括視頻碼轉(zhuǎn)換、先進(jìn)的視頻編碼器和強(qiáng)固的解碼器 (H.264)、自適應(yīng)播放、802.11n WLAN和安全/DRM (數(shù)字權(quán)限管理)。這些技術(shù)的開發(fā)目標(biāo)是按照“隨時(shí)
關(guān)鍵字： IP ST 多媒體家庭網(wǎng)絡(luò) 無線移動(dòng)多媒體

　　2005年12月20日宏力半導(dǎo)體采用ARM Artisan物理IP擴(kuò)展其0.18微米和0.13微米流水線。該協(xié)議使ARM全球用戶可以通過ARM網(wǎng)站免費(fèi)獲得基于宏力技術(shù)的物理IP。
關(guān)鍵字： ARM IP

用PowerPC實(shí)現(xiàn)高帶寬 TCP/IP 性能,今天，實(shí)現(xiàn)線速 TCP/IP 性能仍舊是一項(xiàng)重大設(shè)計(jì)挑戰(zhàn)。在本文中，我們將討論限制 TCP/IP 性能的單位字節(jié)和單位包的處理成本，并給出在基于嵌入式處理器的應(yīng)用中實(shí)現(xiàn)千兆位以太網(wǎng) TCP/IP 性能最大化的技術(shù)。
關(guān)鍵字：性能 TCP/IP 帶寬實(shí)現(xiàn) PowerPC

當(dāng)前IP網(wǎng)所承擔(dān)的業(yè)務(wù)已經(jīng)不再是電子郵件和網(wǎng)頁瀏覽，除了基于IP網(wǎng)的寬帶業(yè)務(wù)，還逐步出現(xiàn)了VPN等高增值業(yè)務(wù)。這就要求IP網(wǎng)不僅有容量上，而且要在業(yè)務(wù)支持種類、服務(wù)質(zhì)量和可管理性上有所提高，最終發(fā)展到以IP/MPLS網(wǎng)實(shí)現(xiàn)統(tǒng)一的業(yè)務(wù)提供和業(yè)務(wù)承載。　　　　今天，IP/MPLS標(biāo)準(zhǔn)和技術(shù)正日益得到完善，其市場(chǎng)接受度正不斷提高，許多運(yùn)營商將在網(wǎng)絡(luò)中構(gòu)建具有業(yè)務(wù)提供能力的IP/MPLS業(yè)務(wù)層作為其重要戰(zhàn)略。傳統(tǒng)的路由器也具有一定的IP或MPLS隧道能力，但是它們并不是基于“面向服務(wù)”進(jìn)行設(shè)計(jì)的，只能以粗放的
關(guān)鍵字： IP

摘要：本文介紹了與免費(fèi)IP Core運(yùn)作有關(guān)的問題以及免費(fèi)資源的若干來源，然后通過對(duì)兩個(gè)不同來源的、免費(fèi)的八位RISC CPU進(jìn)行比較和分析，給出了若干選用免費(fèi)核時(shí)應(yīng)考慮的問題。關(guān)鍵詞：IP Core； CPU引言隨著集成電路單位面積晶體管數(shù)量的激增和人們對(duì)縮短設(shè)計(jì)周期的追求，設(shè)計(jì)重用已經(jīng)成為有效的應(yīng)對(duì)方法，它不但適合于ASIC，也適合于CPLD/FPGA。在CPLD/FPGA的設(shè)計(jì)過程中，由于開發(fā)工具的通用性、設(shè)計(jì)語言的標(biāo)準(zhǔn)化，設(shè)計(jì)過程幾乎與所用器件的硬件結(jié)構(gòu)無關(guān)，
關(guān)鍵字： CPU IP Core