中文字幕 另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sup id="3hn2b"></sup>

    1. <sub id="3hn2b"><ol id="3hn2b"></ol></sub><legend id="3hn2b"></legend>

      1. <xmp id="3hn2b"></xmp>

      2. 首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> cpld-pci接口

        全面剖析SOPC

        • SOPC一詞主要是源自Altera, 其涵義是因?yàn)槟壳癈PLD/FPGA的容量愈來愈大, 性能愈來愈好, 加上價(jià)格下跌的推波助瀾之下, 以往ASIC產(chǎn)品才能具有的 SoC觀念, 也能移植到CPLD/FPGA上, 并且因?yàn)镃PLD/FPGA的可編程(Programmable)能力, 使得CPLD/FPGA不僅能實(shí)現(xiàn)一個(gè)高復(fù)難度的系統(tǒng), 而且還能快速改變系統(tǒng)的特性. 類似的觀念也鑒于Xilinx的Platform FPGA.
        • 關(guān)鍵字: SOPC  CPLD  FPGA  

        基于CPLD的字符疊加器的設(shè)計(jì)

        • 本文提出一種基于CPLD的簡易字符疊加器,具有成本低、抗干擾性能好等特點(diǎn),適用于視頻監(jiān)控。由于采用了CPLD器件,增強(qiáng)了系統(tǒng)集成度和設(shè)計(jì)靈活性。
        • 關(guān)鍵字: 字符疊加器  RAM  CPLD  VHDL  

        基于CPLD的PLC背板總線協(xié)議接口芯片的設(shè)計(jì)方案

        • 設(shè)計(jì)了一組基于CPLD的PLC背板總線協(xié)議接口芯片,協(xié)議芯片可以區(qū)分PLC的背板總線的周期性數(shù)據(jù)和非周期性數(shù)據(jù)。詳細(xì)介紹了通過Verilog HDL語言設(shè)計(jì)狀態(tài)機(jī)、協(xié)議幀控制器、FIFO控制器的過程,
        • 關(guān)鍵字: PLC  FIFO  CPLD  總線協(xié)議  

        CPLD/FPGA在數(shù)字通信系統(tǒng)的應(yīng)用

        • 1 引言近年來,由于微電子學(xué)和計(jì)算機(jī)技術(shù)的迅速發(fā)展,給EDA技術(shù)行業(yè)帶來了巨大的變化。 HDL(hardware description language)硬件描述語言是一種描述電路行為的
        • 關(guān)鍵字: Verilog  CPLD  FPGA  HDL  漢明碼  

        基于CPLD的線陣CCD圖像采集系統(tǒng)

        • 介紹了一種基于CPLD的圖像采集系統(tǒng),詳細(xì)論述了線陣CCD的驅(qū)動(dòng)方法、圖像信號的處理與傳輸,并給出了測試結(jié)果。此系統(tǒng)很好地完成了高速運(yùn)動(dòng)狀態(tài)下的圖像采集工作。
        • 關(guān)鍵字: CCD  圖像采集  CPLD  

        基于CPLD的GPIB控制器

        • GPIB控制器芯片是組建自動(dòng)測試系統(tǒng)的核心,在測試領(lǐng)域應(yīng)用廣泛。本文擬討論用ALTERA公司的低成本 CPLD 來實(shí)現(xiàn) GPIB 控制器的功能。GPIB 控制器芯片的硬件設(shè)計(jì)主 要分為狀態(tài)機(jī)的實(shí)現(xiàn)、數(shù)據(jù)通道和微處理接口的設(shè)計(jì)。本文重點(diǎn)介紹了各個(gè)模塊的實(shí)現(xiàn)原理。
        • 關(guān)鍵字: GPIB控制器  自動(dòng)測試系統(tǒng)  CPLD  

        一種可靠的FPGA動(dòng)態(tài)配置方法及實(shí)現(xiàn)

        • 現(xiàn)場可編程邏輯門陣列(FPGA)在通信系統(tǒng)中的應(yīng)用越來越廣泛。隨著通信系統(tǒng)的復(fù)雜化和功能多樣化,很多系統(tǒng)需要在不同時(shí)刻實(shí)現(xiàn)不同的功能,多數(shù)場合需要FPGA能夠支持在線動(dòng)態(tài)配置;在某些安全領(lǐng)域,需要對FPGA程序進(jìn)行加密存儲(chǔ)、動(dòng)態(tài)升級。這里根據(jù)應(yīng)用趨勢提出了一種基于CPU+CPLD的可靠的FPGA動(dòng)態(tài)加載方法。該方法具有靈活、安全、可靠的特點(diǎn),在通信電子領(lǐng)域具有一定的參考價(jià)值。
        • 關(guān)鍵字: 動(dòng)態(tài)配置  FPGA  CPLD  

        基于CPLD的QWERTY鍵盤設(shè)計(jì)

        • 文本信息用戶可能樂意以體積換取 QWERTY 鍵盤,因?yàn)槲谋据斎氪鬄楹啽懔耍覂蓚€(gè)大拇指都可以用來輸入文本信息或數(shù)據(jù)。最近,有些手機(jī)生產(chǎn)商已經(jīng)推出了面向文本用戶的帶 QWERTY 鍵盤的手機(jī)。
        • 關(guān)鍵字: QWERTY鍵盤  GPIO  CPLD  

        基于CPLD的頻率響應(yīng)特性測試卡設(shè)計(jì)

        • 提出了一種基于CPLD的頻率響應(yīng)特性測試卡設(shè)計(jì)方案,分析了DDS原理的CPLD實(shí)現(xiàn)方法,給出了數(shù)據(jù)處理算法流程,并進(jìn)行了設(shè)計(jì)驗(yàn)證實(shí)驗(yàn),結(jié)果表明在逐點(diǎn)單頻測試狀態(tài)下,相位和幅值測量與標(biāo)準(zhǔn)儀器相比相位差小于0.5°,幅值差小于0.1dB。
        • 關(guān)鍵字: 頻率響應(yīng)  DDS原理  CPLD  

        基于CPLD的線陣CCD數(shù)據(jù)采集系統(tǒng)

        • 本文結(jié)合實(shí)際應(yīng)用需要,設(shè)計(jì)了基于復(fù)雜可編程邏輯器件(CPLD)的線陣CCD數(shù)據(jù)采集系統(tǒng)。著重介紹了數(shù)據(jù)采集的特點(diǎn)及該系統(tǒng)軟、硬件設(shè)計(jì)和最后的性能評價(jià)。
        • 關(guān)鍵字: 數(shù)據(jù)采集系統(tǒng)  CCD  CPLD  

        利用P89C669的23b的線性地址并采用CPLD外部擴(kuò)展

        • 如果能充分利用P89C669的豐富的線性地址資源,將能大大增強(qiáng)系統(tǒng)能力。在一個(gè)嵌入式系統(tǒng)開發(fā)中,筆者采用ALTERA公司的CPLD芯片EPM7032利用這款單片機(jī)的線性地址擴(kuò)展了豐富的外部設(shè)備資源。
        • 關(guān)鍵字: 線性地址  存儲(chǔ)器擴(kuò)展  CPLD  

        基于DSP及CPLD的掘進(jìn)機(jī)控制系統(tǒng)設(shè)計(jì)

        • 提出了一種基于DSP及CPLD的掘進(jìn)機(jī)控制系統(tǒng)設(shè)計(jì)方案,介紹了系統(tǒng)總體設(shè)計(jì)、CPLD數(shù)據(jù)采集模塊及CPLD邏輯控制模塊的設(shè)計(jì)。該系統(tǒng)采用CPLD實(shí)現(xiàn)數(shù)據(jù)采集,在AD采樣環(huán)節(jié)節(jié)省DSP等待時(shí)間12μs,25路模擬信號每個(gè)采樣周期節(jié)省300μs;采用CPLD代替標(biāo)準(zhǔn)邏輯器件實(shí)現(xiàn)各種邏輯功能,簡化了硬件電路的設(shè)計(jì),提高了控制系統(tǒng)集成度。實(shí)際應(yīng)用表明,該系統(tǒng)能夠滿足掘進(jìn)機(jī)正常生產(chǎn)的要求,具有較強(qiáng)的實(shí)時(shí)性和較高的可靠性。
        • 關(guān)鍵字: 掘進(jìn)機(jī)控制系統(tǒng)  AD采樣  CPLD  

        基于CPLD的雷達(dá)仿真信號的設(shè)計(jì)

        • 雷達(dá)信號的仿真是測試系統(tǒng)中必不可少的。但采用函數(shù)/任意波發(fā)生器組成測試系統(tǒng),不僅增加系統(tǒng)成本,而且還給系統(tǒng)軟件設(shè)計(jì)增加不必要的負(fù)擔(dān)。為此,提出了一種基于CPLD的雷達(dá)仿真信號的實(shí)現(xiàn)方案,它能為機(jī)載雷達(dá)測試系統(tǒng)提供所需的多種典型的重頻脈沖及制導(dǎo)信號。
        • 關(guān)鍵字: 雷達(dá)信號  任意波發(fā)生器  CPLD  

        基于單片機(jī)及CPLD的B超VGA檢測工裝設(shè)計(jì)

        • 由于B超中為了增強(qiáng)圖像分辨率,通道都比較多,大多是16、24、48、64甚至更多通道。這些通道電子元器件完全一樣,要求各通道的一致性要好,在裝整機(jī)前,最好有測試手段和方法,對所有通道能進(jìn)行測試,以去除器件本身和焊接電路板中出現(xiàn)的問題,基于此目的,本人設(shè)計(jì)了B超檢測工裝。
        • 關(guān)鍵字: B超檢測工裝  圖像分辨率  CPLD  

        CPLD在爆速儀技術(shù)中的應(yīng)用

        • 爆速儀是一種用來測量火藥爆炸速度的儀器,其性能的優(yōu)劣及穩(wěn)定性對測速的結(jié)果將有直接影響。傳統(tǒng)爆速儀的前端計(jì)數(shù)電路一般都是采用分立元器件實(shí)現(xiàn),結(jié)構(gòu)擁擠,且保密性不高。為了在滿足爆速儀設(shè)計(jì)的微型化的同時(shí)滿足較高時(shí)鐘要求,在爆速儀的前端計(jì)數(shù)模塊和自檢電路部分的設(shè)計(jì)中利用CPLD器件代替?zhèn)鹘y(tǒng)的分立元器件電路,并利用Qu-artusⅡ軟件對設(shè)計(jì)進(jìn)行仿真。
        • 關(guān)鍵字: 爆速儀  計(jì)數(shù)器  CPLD  
        共788條 4/53 |‹ « 2 3 4 5 6 7 8 9 10 11 » ›|

        cpld-pci接口介紹

        您好,目前還沒有人創(chuàng)建詞條cpld-pci接口!
        歡迎您創(chuàng)建該詞條,闡述對cpld-pci接口的理解,并與今后在此搜索cpld-pci接口的朋友們分享。    創(chuàng)建詞條

        熱門主題

        CPLD-PCI接口    樹莓派    linux   
        關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473