cpld-pci接口文章進(jìn)入cpld-pci接口技術(shù)社區(qū)

CPLD為控制核心16位高精度數(shù)字電壓表設(shè)計(jì)

　　本系統(tǒng)是用CPLD實(shí)現(xiàn)的智能數(shù)字電壓表。隨著EDA技術(shù)的廣泛應(yīng)用，CPLD已成為現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)的主要手段，CPLD目前正朝著更高速、更高集成度、更強(qiáng)功能和更靈活的方向發(fā)展。
關(guān)鍵字：電壓表設(shè)計(jì) 數(shù)字高精度控制核心 CPLD

　　語(yǔ)音系統(tǒng)是電梯不可缺少的部分，用于樓層報(bào)數(shù)、方向提示、報(bào)警告示、消防對(duì)講以及廣告宣傳等。傳統(tǒng)語(yǔ)音系統(tǒng)絕大多數(shù)采用語(yǔ)音器存儲(chǔ)和播放語(yǔ)音，但存在比如外電路復(fù)雜、音質(zhì)差、成本高、容量小以及語(yǔ)音不易更改等缺陷。鑒于此，設(shè)計(jì)了一款基于CPLD和VS1011E解碼器的電梯語(yǔ)音系統(tǒng)。
關(guān)鍵字：語(yǔ)音系統(tǒng) 設(shè)計(jì) 電梯解碼器 CPLD VS1011E 基于

8位單片機(jī)在嵌入式系統(tǒng)中應(yīng)用廣泛，然而讓它直接與PCI總線設(shè)備打交道卻有其固有缺陷。8位單片機(jī)只有16位地址線，8位數(shù)據(jù)端口，而PCI總線2.0規(guī)范中，除了有32位地址數(shù)據(jù)復(fù)用AD[3～0]外，還有FRAME、IRDY、TRDY等重要的
關(guān)鍵字：設(shè)計(jì) 解決方案接口 PCI CPLD 單片機(jī) 基于

高速數(shù)據(jù)采集系統(tǒng)中精確時(shí)標(biāo)的CPLD實(shí)現(xiàn)方法,本文介紹一種利用復(fù)雜可編程邏輯器件給高速數(shù)據(jù)采集系統(tǒng)中的采集數(shù)據(jù)貼上精確時(shí)間標(biāo)簽的方法，并利用MAX PLUSⅡ開(kāi)發(fā)環(huán)境驗(yàn)證設(shè)計(jì)方案的正確性。此設(shè)計(jì)方案已經(jīng)成功地應(yīng)用到自行設(shè)計(jì)的高速數(shù)據(jù)采集卡中。
關(guān)鍵詞
關(guān)鍵字： CPLD 實(shí)現(xiàn) 方法標(biāo)的精確數(shù)據(jù)采集系統(tǒng) 高速

本文介紹的智能控制單元采用數(shù)字信號(hào)處理器(DSP)及嵌入式實(shí)時(shí)操作系統(tǒng)完成各種數(shù)據(jù)的處理、通信和算法的設(shè)...
關(guān)鍵字： CPLD μCOS-Ⅱ 斷路器智能控制

以下是一個(gè)在設(shè)計(jì)中常犯的錯(cuò)誤列表這些錯(cuò)誤常使得你的設(shè)計(jì)不可靠或速度較慢為了提高你的設(shè)計(jì)性能和提高速度...
關(guān)鍵字： FPGA 賽靈思 Verilog CPLD

在電路設(shè)計(jì)中，I2C總線是比較常用的兩線式串行通信方式，大多數(shù)的CPU都擅長(zhǎng)于并口操作，不具備直接操作I2C總線接口的能力。為了使不具備I2C總線接口能力的CPU通過(guò)對(duì)并口的簡(jiǎn)單操作實(shí)現(xiàn)對(duì)I2C總線接口的控制，在分析I2C總線常用工作模式的基礎(chǔ)上，設(shè)計(jì)實(shí)現(xiàn)工作于主機(jī)模式的，以CPID完成I2C總線開(kāi)始信號(hào)、結(jié)束信號(hào)的輸出，以及并行數(shù)據(jù)到I2C總線模式串行數(shù)據(jù)轉(zhuǎn)換或I2C模式串行數(shù)據(jù)到并行數(shù)據(jù)轉(zhuǎn)換的I2C接口模塊。采用該模塊，可以使不具備I2C總線接口的CPU通過(guò)并口方便地控制I2C總線設(shè)備，簡(jiǎn)化系統(tǒng)程序設(shè)
關(guān)鍵字： CPLD I2C 總線接口設(shè)計(jì)

摘要：介紹了一種基于CPLD和MT8880的遠(yuǎn)程控制及語(yǔ)音通信的解決方案。給出了系統(tǒng)的原理框圖和關(guān)鍵電路，并對(duì)關(guān)鍵電路的工作原理進(jìn)行了說(shuō)明；最后給出了系統(tǒng)主機(jī)控制器中關(guān)鍵模塊的QUARTUS II設(shè)計(jì)圖及基于VHDL語(yǔ)言
關(guān)鍵字： CPLD 8880 MT 遠(yuǎn)程控制

引言
檢測(cè)系統(tǒng)的可重構(gòu)設(shè)計(jì)是檢測(cè)技術(shù)的發(fā)展方向。可重構(gòu)設(shè)計(jì)是指利用可重用的軟硬件資源，根據(jù)不同的應(yīng)用需求，靈活地改變自身體系結(jié)構(gòu)的設(shè)計(jì)方法。對(duì)于檢測(cè)系統(tǒng)而言，可重構(gòu)可以分為軟件可重構(gòu)和硬件可重
關(guān)鍵字： CPLD ARM 可重構(gòu) 檢測(cè)系統(tǒng)設(shè)計(jì)

摘要：FPGA可以通過(guò)串行接口進(jìn)行配置。本文對(duì)傳統(tǒng)的配置方法進(jìn)行了研究，并從更新配置文件的方法入手，提出了利用處理機(jī)通過(guò)網(wǎng)絡(luò)更新的方法，給出了一個(gè)用CPLD和Flash對(duì)FPGA進(jìn)行配置的應(yīng)用實(shí)例。
關(guān)鍵詞：現(xiàn)場(chǎng)可編程
關(guān)鍵字： Flash CPLD FPGA

摘要：AD／DA模塊通過(guò)Multibus總線與主機(jī)通訊，通過(guò)AD接口采集數(shù)據(jù)，經(jīng)過(guò)控制軟件處理，輸出模擬量驅(qū)動(dòng)執(zhí)行機(jī)構(gòu)。本文簡(jiǎn)要介紹了AD／DA模塊的設(shè)計(jì)原理和實(shí)現(xiàn)方法，并對(duì)一些關(guān)鍵技術(shù)進(jìn)行介紹。
關(guān)鍵詞：AD／DA模塊；
關(guān)鍵字： AD／DA 采集數(shù)據(jù) 放大器 CPLD

很多兄弟對(duì)于CPLD下JTAG的下載很熟悉了,可轉(zhuǎn)到FPGA來(lái)的時(shí)候,多多少少有些迷惑,怎么出現(xiàn)配置芯片了,為什么...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

1前言隨著當(dāng)今社會(huì)工作和生活節(jié)奏的加快，人們對(duì)許多電器、儀器、設(shè)備的自動(dòng)化要求也越來(lái)越高，但現(xiàn)有...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

閱讀本文的人群：熟悉數(shù)字電路基本知識(shí)（如加法器、計(jì)數(shù)器、RAM等），熟悉基本的同步電路設(shè)計(jì)方法，熟悉HDL語(yǔ)言，對(duì)FPGA...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA