中文字幕另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sub id="3hn2b"><ol id="3hn2b"></ol></sub>

<xmp id="3hn2b"></xmp>

<pre id="mv3h9"></pre><p id="mv3h9"><kbd id="mv3h9"></kbd></p>

金升陽服務(wù)器電源｜學(xué)習(xí)+有獎?wù){(diào)查有獎下載｜來學(xué)習(xí)并聯(lián)SiC Cascode JFET技術(shù) 面向汽車電子行業(yè)工程師有獎?wù){(diào)查 TI在線會 — 汽車電氣化高效音頻解決方案

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> cpld-jtag接口

cpld-jtag接口文章進(jìn)入cpld-jtag接口技術(shù)社區(qū)

基于DSP和MAX1420的高速數(shù)據(jù)采集系統(tǒng)設(shè)計

基于DSP和MAX1420的高速數(shù)據(jù)采集系統(tǒng)設(shè)計,1 引言　　數(shù)據(jù)采集系統(tǒng)是通信與信息技術(shù)領(lǐng)域中重要的功能模塊，應(yīng)用廣泛。而傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)大多以單片機(jī)或中規(guī)模數(shù)字電路為核心，其模數(shù)轉(zhuǎn)換器(A／D轉(zhuǎn)換器)采樣速率較低。顯然傳統(tǒng)數(shù)據(jù)采集系統(tǒng)不能完全滿足高速
關(guān)鍵字： DSP 數(shù)據(jù) 采集 CPLD USB

DSP和CPLD的空間瞬態(tài)光輻射信號實時探測研究

摘要：探測系統(tǒng)對輸入的空間瞬態(tài)光輻射信號進(jìn)行實時識別處理，反演估算出空間瞬態(tài)信號能量大小并報告發(fā)生時刻。采用dsp+cpld的數(shù)字處理方案，利用dsp的高速數(shù)字信號處理特性及cold的復(fù)雜邏輯可編程特性，可實現(xiàn)對
關(guān)鍵字： CPLD DSP 空間瞬態(tài) 光輻射

基于DSP 的高速信號采集系統(tǒng)設(shè)計

基于DSP 的高速信號采集系統(tǒng)設(shè)計, 1 引言

數(shù)據(jù)采集技術(shù)是一項基本的實用性技術(shù),已被廣泛地應(yīng)用于測量、檢測、控制、診斷等各個領(lǐng)域。隨著電子技術(shù), 計算機(jī)技術(shù)和通信技術(shù)的迅猛發(fā)展, 國內(nèi)外用數(shù)字信號處理的辦法檢測, 采集, 分析, 處理各種數(shù)據(jù)
關(guān)鍵字： DSP 信號采集 CPLD

在嵌入式設(shè)計中降低CPLD的功耗

在嵌入式設(shè)計中降低CPLD的功耗,從事便攜式或手持產(chǎn)品設(shè)計的工程師都明白對于如今的設(shè)計，最大限度地降低功耗是必不可少的要求。但是，只有經(jīng)驗豐富的工程師理解盡可能地延長系統(tǒng)的電池壽命的那些微妙但又重要的細(xì)節(jié)。本文中我們將重點放在這些經(jīng)驗
關(guān)鍵字：功耗 CPLD 降低設(shè)計嵌入式

CPLD應(yīng)用于嵌入式系統(tǒng)與CAN總線網(wǎng)絡(luò)通信

CPLD應(yīng)用于嵌入式系統(tǒng)與CAN總線網(wǎng)絡(luò)通信,1.引言可編程邏輯器件PLD（Programmable logic Device）就是由用戶進(jìn)行編程實現(xiàn)所需邏輯功能的數(shù)字專用集成電路ASIC。可編程邏輯器件在現(xiàn)代電子工程設(shè)計中得到了廣泛應(yīng)用。它是在PAL，GAL等邏輯器件的基礎(chǔ)上發(fā)展起來
關(guān)鍵字：總線網(wǎng)絡(luò)通信 CAN 系統(tǒng) 應(yīng)用嵌入式 CPLD

基于CPLD和嵌入式系統(tǒng)的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)

基于CPLD和嵌入式系統(tǒng)的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn),介紹一種基于CPLD和嵌入式系統(tǒng)的高速數(shù)據(jù)采集系統(tǒng)，并詳細(xì)闡述了系統(tǒng)的結(jié)構(gòu)和軟硬件的實現(xiàn)方案。
　　關(guān)鍵詞：高速數(shù)據(jù)采集；CPLD；嵌入式系統(tǒng)Design and Implementation of Highspeed Data Sampling System Ba s
關(guān)鍵字：系統(tǒng) 設(shè)計實現(xiàn) 數(shù)據(jù)采集高速嵌入式基于 CPLD

基于CPLD的可編程寬頻高精度CCD信號發(fā)生器設(shè)計

本文設(shè)計了一種基于CPLD的可編程高精度CCD信號發(fā)生器。充分利用CPLD的可編程性．模擬出滿足系統(tǒng)要求的CD信號，輸出信號頻率達(dá)到1IMHZ。
關(guān)鍵字： CPLD CCD 可編程高精度

利用CPLD解決便攜式產(chǎn)品設(shè)計的挑戰(zhàn)

移動電話、便攜式媒體播放器、掌上游戲機(jī)和數(shù)碼相機(jī)等便攜式產(chǎn)品的激增，使得系統(tǒng)設(shè)計人員承受著越來越大的壓力。他們必須不停地開發(fā)提供擁有新特性和功能的產(chǎn)品，并盡量縮短產(chǎn)品的上市時間。那么，CPLD可微為便攜設(shè)
關(guān)鍵字：產(chǎn)品設(shè)計挑戰(zhàn) 便攜式解決 CPLD 利用

基于CPLD的多路信號采集器的硬件電路設(shè)計

關(guān)鍵字：采集器硬件多路 CPLD

基于CPLD的發(fā)射激光多頻率同步調(diào)制器

摘要：本文根據(jù)發(fā)射激光信號的要求,采用CPLD產(chǎn)生了頻率及占空比可調(diào)的激光調(diào)制信號,利用視頻同步分離器LM1881實現(xiàn)了激光調(diào)制信號與視頻輸入信號的同步,保證了激光光束多參數(shù)測量中測量設(shè)備的同步工作,在實際應(yīng)用中取
關(guān)鍵字： CPLD 發(fā)射調(diào)制器激光

基于CPLD的矩陣鍵盤掃描模塊設(shè)計

為了在不增加CPU工作負(fù)擔(dān)的前提下，實現(xiàn)標(biāo)準(zhǔn)鍵盤和矩陣鍵盤雙鍵盤同時工作，提出了一種基于復(fù)雜可編邏輯器件(CPLD)的矩陣鍵盤掃描方案，實現(xiàn)了在矩陣鍵盤狀態(tài)控制下CPLD自動完成鍵盤掃描、編碼、輸出的功能，CPU通過定時器中斷服務(wù)程序定時查詢矩陣鍵盤狀態(tài)，并將按鍵值直接送入鍵盤緩沖區(qū)，供其他程序使用。給出了CPLD部分模塊的VHDL語言實現(xiàn)和仿真波形。在矩陣鍵盤的掃描、編碼、輸出完全不需CPU控制的前提下，實現(xiàn)標(biāo)準(zhǔn)鍵盤和矩陣鍵盤雙鍵盤同時使用。
關(guān)鍵字： CPLD 矩陣鍵盤掃描模塊設(shè)計

Altera發(fā)售新的MAX V CPLD系列

　　擴(kuò)展其最受歡迎的CPLD產(chǎn)品的供應(yīng)，Altera公司今天宣布推出MAX? V器件系列。與競爭CPLD相比，MAX V系列總功耗降低了一半，同時保持了最初MAX系列獨特的瞬時接通、單芯片和非易失特性。　　新的MAX V CPLD密度范圍在40到2,210個邏輯單元(LE)之間，具有低功耗和高性能特性，非常適合各類市場領(lǐng)域中的通用和便攜式設(shè)計，包括，固網(wǎng)、無線、消費類、計算機(jī)/存儲、汽車電子和廣播等。
關(guān)鍵字： Altera CPLD

基于ARM和μC／OS-Ⅱ的在線磷酸根離子監(jiān)測儀設(shè)計

基于ARM和μC／OS-Ⅱ的在線磷酸根離子監(jiān)測儀設(shè)計,摘要：基于火電廠磷酸根離子在線測量的精度和穩(wěn)定性需要，該磷酸根離子監(jiān)測儀是依據(jù)磷釩鉬黃分光光度法原理，采用高性能的ARM微控制器和穩(wěn)定可靠的mu;C／OS-Ⅱ操作系統(tǒng)來完成在線式磷酸根離子檢測儀管理控制系統(tǒng)的要
關(guān)鍵字： ARM AC-DC 電源 USB CPLD 放大器

基于DSP芯片和CPLD的剎車控制系統(tǒng)設(shè)計

本文在硬件電路設(shè)計上采用DSP 芯片和外圍電路構(gòu)成速度捕獲電路,電機(jī)驅(qū)動控制器采用微控制芯片和外圍電路構(gòu)成了電流采樣、過流保護(hù)、壓力調(diào)節(jié)等電路,利用CPLD實現(xiàn)無刷直流電機(jī)的轉(zhuǎn)子位置信號的邏輯換相。在軟件設(shè)計上
關(guān)鍵字： CPLD DSP 芯片剎車

用CPLD實現(xiàn)嵌入式平臺上的實時圖像增強(qiáng)

用CPLD實現(xiàn)嵌入式平臺上的實時圖像增強(qiáng), 提出了在嵌入式平臺上用CPLD實現(xiàn)實時圖像增強(qiáng)算法的解決方案,并加以實現(xiàn)#65377;重點討論了經(jīng)過改進(jìn)的圖像增強(qiáng)算法以及使用CPLD實現(xiàn)的具體方法,介紹了所采用的嵌入式平臺的總體結(jié)構(gòu)#65377;

通常,在擁有DSP或
關(guān)鍵字： DSP CPLD FPGA

共781條 33/53 |‹ « 31 32 33 34 35 36 37 38 39 40 » ›|

cpld-jtag接口介紹

您好，目前還沒有人創(chuàng)建詞條cpld-jtag接口!
歡迎您創(chuàng)建該詞條，闡述對cpld-jtag接口的理解，并與今后在此搜索cpld-jtag接口的朋友們分享。創(chuàng)建詞條

cpld-jtag接口電路

利用CPLD實現(xiàn)多路數(shù)據(jù)采集
CPLD單穩(wěn)態(tài)電子電路設(shè)計詳解
采用CPLD電器定時開關(guān)控制系統(tǒng)電路
單片機(jī)驅(qū)動CPLD的PWM正弦信號發(fā)生器設(shè)計

cpld-jtag接口相關(guān)帖子

請問如何使用GPIFExample10.img和CPLDasFifoMaster.xsvf測試讀取？
CPLD與FPGA之間通信
CPLD技術(shù)及其應(yīng)用
【科普】FPGA和CPLD的特點及區(qū)別
任意整數(shù)分頻出來，占空比不為50%問題
CPLD資源占用空間問題
CPLD VHDL 如何在一個時鐘周期的低電平期間產(chǎn)生多個脈沖？
絕對值編碼器

cpld-jtag接口資料下載

[從零開始學(xué)CPLD和Verilog.HDL編程技術(shù)].李建清.掃描
Altera FPGA_CPLD設(shè)計（實例源代碼）
Altera FPGA CPLD學(xué)習(xí)筆記
CPLD/FPGA的基本知識
PLDFPGA 結(jié)構(gòu)與原理初步.pdf
CPLD技術(shù)及其應(yīng)用.pdf
CPLD／FPGA高級應(yīng)用開發(fā)指南-283頁-10.6M.rar.
Altera-FPGA／CPLD設(shè)計-基礎(chǔ)篇-332頁-24.5M.rar

熱門主題

CPLD-JTAG接口樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

<pre id="3plqb"><s id="3plqb"></s></pre>