asic ip核 文章 進入asic ip核技術社區(qū)
基于SOPC技術的事故現(xiàn)場處理平臺設計與實現(xiàn)
- 摘 要：本文介紹了利用SOPC設計方法，以Altera公司的Nios軟核處理器為核心完成的事故現(xiàn)場處理平臺的設計。就其中最重要的兩部分——SCCB總線控制模塊和SRAM讀寫控制模塊的具體實現(xiàn)做了詳細介紹，并給出了SRAM寫控制器的實際仿真結果。最后，總結了SOPC的設計方法。關鍵詞：SOPC；事故現(xiàn)場處理平臺；IP核；SCCB總線引言當前移動警務的廣泛應用，使得交警在事故現(xiàn)場就能夠對肇事司機和車輛進行現(xiàn)場處理。但是，大部分的應用只是停留在車牌號碼等非常簡單的文本數(shù)據(jù)的傳
- 關鍵字： IP核 SCCB總線 SOPC 事故現(xiàn)場處理平臺
混合信號電路設計技術研究
- 摘 要：本文針對航天電子系統(tǒng)小型化發(fā)展的特殊要求，提出在星載電子系統(tǒng)中進行混合信號電路設計，重點探討了混合信號電路設計技術所面臨的問題及其對策，并以星載計算機的下行信道設計為例，對航天微電子系統(tǒng)的混合信號設計進行了初步探索。關鍵詞： 系統(tǒng)級芯片；混合信號；設計流程；IP核引言航天市場的需求帶動了衛(wèi)星技術的發(fā)展，微型、納型甚至皮型衛(wèi)星的研究已成為航天技術研究的熱點。微電子技術、系統(tǒng)集成技術、微機電技術、微組裝技術以及輕型結構材料技術的發(fā)展使得衛(wèi)星進一步小型化成為可能。從星
- 關鍵字： IP核 混合信號 設計流程 系統(tǒng)級芯片
Cypress推出小體積高集成度PSoCTM器件
- 賽普拉斯半導體公司的子公司——賽普拉斯微系統(tǒng)公司 (Cypress MicroSystems) 近日宣布：其體積最小、集成度最高的可編程系統(tǒng)級芯片 (PSoCTM) 混合信號陣列已進入批量生產銷售階段。除了4個可配置模擬部件和4個可配置數(shù)字部件之外，CY8C21x34器件還提供了用于程序存儲器的8K字節(jié)快閃存儲器和用于數(shù)據(jù)存儲的512字節(jié)SRAM，從而使其成為對成本敏感的消費類和工業(yè)控制應用（比如觸摸感應控制屏、安全傳感器和控制、智能型溫度、壓力和流量傳感器、大型傳感器陣列、風扇控制器和電池充電器等）的理
- 關鍵字： Cypress SoC ASIC
開放核協(xié)議—IP核在SoC設計中的接口技術
- 摘 要：本文介紹了IP核的概念及其在SoC設計中的應用，討論了為提高IP核的復用能力而采用的IP核與系統(tǒng)的接口技術。 關鍵詞：SoC；IP核；OCP引言隨著半導體技術的發(fā)展,深亞微米工藝加工技術允許開發(fā)上百萬門級的單芯片，已能夠將系統(tǒng)級設計集成到單個芯片中即實現(xiàn)片上系統(tǒng)SoC。IP核的復用是SoC設計的關鍵，但困難在于缺乏IP核與系統(tǒng)的接口標準，因此，開發(fā)統(tǒng)一的IP核接口標準對提高IP核的復用意義重大。本文簡單介紹IP核概念，然后從接口標準的角度討論在SoC設計中提高I
- 關鍵字： IP核 OCP SoC SoC ASIC
在測控系統(tǒng)中用IP核實現(xiàn)D/A轉換
- 采用數(shù)字化技術、在測控系統(tǒng)中用IP核實現(xiàn)D/A轉換，并且在1片可編程邏輯器件中實現(xiàn)。
- 關鍵字： 測控系統(tǒng) IP核 轉換
Cadence混合信號SoC設計技術在ICSICT 2004獲得好評
- 中國每三年舉辦一次的固態(tài)和集成電路技術國際會議(International Conference on Solid-State and Integrated-Circuit Technology，ICSICT)是目前在中國召開的集成電路和微電子技術領域最高級別和最大的國際會議。它提供了一個展示固態(tài)和集成電路領域最新發(fā)展的國際交流平臺，為提高中國集成電路技術的學術水平和推動中國集成電路產業(yè)的發(fā)展起到了十分積極的作用。固態(tài)器件、集成電路、工藝技術、先進材料和其它相關的所有研究領域都屬于會議的討論范圍。&nbs
- 關鍵字： Cadence SoC ASIC
QuickLogic可編程SOC系列瞄準數(shù)字媒體應用
- 嵌入式標準產品（ESPs）的先驅企業(yè)QuickLogic公司（Nasdaq股票代碼: QUIK）于今天日發(fā)布了QL92xxx 系列可編程片上系統(tǒng)器件（ProgrammableSOC）的。該系列產品系列以廣受歡迎的以QuickMIPS 產品系列中的的QL902M為 為基礎并，內置了了專為用于嵌入式數(shù)字媒體應用的器件而設計的附加預編程模塊。該系列的首款產品為QL92010，其中內置了了一個IDE控制器。秉承QuickLogic一貫專注努力于提供有線/無線IP網絡數(shù)字媒體傳輸和處理的芯片解決方案的傳統(tǒng)，Quic
- 關鍵字： QuickLogic SoC ASIC
FPSLIC簡化SoC設計
- 電子設計應用2004年第9期 門陣列的好處在于它不僅可以減小PCB板的尺寸，而且可以降低功耗、提高可靠性，以及降低整個系統(tǒng)成本。但由于門陣列的設計工具價格太高， 流片費用(NRE)的負擔太重，風險高，設計周期太長， 所以不能被一般公司所采用。Xilinx開發(fā)出的第一批基于SRAM的FPGA， 由于其軟件價格很低，沒有流片費用，所以它比門陣列更容易普及而被工程師所采用。如今芯片產業(yè)已經可以把數(shù)百萬門的邏輯放入一個芯片里，使其達到可以把整個系統(tǒng)濃縮到單個芯片的程度，這不僅代表把邏輯和ASIC 放入單一芯片，它
- 關鍵字： FPSLIC SoC ASIC
賽普拉斯宣布已開始生產一款新型可編程系統(tǒng)級芯片（PSoCTM）混合信號陣列
- 賽普拉斯半導體公司 (NYSE：CY) 的子公司賽普拉斯微系統(tǒng)有限公司（Cypress MicroSystems）于今日宣布已開始生產一款新型可編程系統(tǒng)級芯片（PSoCTM）混合信號陣列。這種具有擴展數(shù)字集成功能的新型器件拓展了廣受歡迎的PSoC架構的適用范圍，以滿足消費類、工業(yè)、辦公自動化、電信和汽車應用中更大規(guī)模、更復雜的嵌入式控制功能的需要。賽普拉斯微系統(tǒng)公司的市場副總裁John McDonald說：“我們注意到客戶需要更多的數(shù)字功能，以提高外圍部件的集成度。我們的新款PSoC器件使得可用于實現(xiàn)片上
- 關鍵字： 賽普拉斯 SoC ASIC
Mentor Graphics公司與華為公司共建SoC軟硬件協(xié)同驗證環(huán)境
- 日前，Mentor和華為共同宣布共同建立SOC軟硬件協(xié)同驗證環(huán)境。旨在加強SoC驗證方面雙方的全面合作。事先，華為已經利用Mentor公司提供的Seamless軟硬件協(xié)同驗證方案成功建立了ARM-based SoC驗證環(huán)境。利用Seamless協(xié)同驗證環(huán)境，華為已經成功調試，并解決了多款基于ARM7TDMI、 ARM926ejs、Power PC的SoC芯片軟硬件接口問題。華為早在上個世紀90年代就認識到SoC的功能驗證比傳統(tǒng)的ASIC的功能驗證更具有挑戰(zhàn)性，需要付出更多的仿真努力，同時產品的開發(fā)周期也更
- 關鍵字： Mentor Graphics SoC ASIC
北京集成電路設計園選用Cadence SoC Encounter設計平臺
- 美國Cadence設計系統(tǒng)公司公司（紐約證券交易所代碼：CDN）董事會主席Ray Bingham先生一行，到北京集成電路設計園訪問, 設計園公司總經理郝偉亞先生詳細介紹了設計園以及北京集成電路設計產業(yè)發(fā)展情況。Ray Bingham先生表示，Cadence長期致力于中國電子產業(yè)的發(fā)展，支持北京集成電路產業(yè)的發(fā)展，對于作為中國7個國家IC設計基地之一的北京集成電路設計園，擴展其數(shù)字設計平臺，選用Cadence SoC Encounter為實現(xiàn)很復雜、高性能的芯片提供經過驗證的設計工具，應對納米技術挑戰(zhàn)，感
- 關鍵字： Cadence SoC ASIC
高速SoC單片機C8051F
- 美國Cygnal公司專門從事混合信號系統(tǒng)芯片(SoC)單片機的設計與制造。公司更新了原51單片機結構，設計了具有自主產權的CIP-51內核，運行速度高達每秒25MIPS?，F(xiàn)已設計并為市場提供了29個品種的C8051F系列SoC單片機，預計今年年內還將完成20多個新的SoC單片機的設計。 C8051F系列是集成的混合信號系統(tǒng)芯片SoC單片機，具有與MCS-51內核及指令集完全兼容的微控制器，除了具有標準8051的數(shù)字外設部件之外，片內還集成了數(shù)據(jù)采集和控制系統(tǒng)中常用的模擬部件和其它數(shù)字外設及功能部件(參見圖
- 關鍵字： SoC ASIC
Cypress微系統(tǒng)公司推出用于PSoCTM混合信號陣列的集成開發(fā)環(huán)境
- 賽普拉斯半導體(Cypress Semiconductor)公司的子公司賽普拉斯微系統(tǒng)有限公司（Cypress MicroSystems）于今日宣布推出用于其可編程系統(tǒng)級芯片（PSOCTM）混合信號陣列的PSoC Designer 4.0集成開發(fā)環(huán)境（IDE）。PSoC Designer 4.0是一個完整的圖形成套工具，它通過提供“點擊”系統(tǒng)設計能力而為用戶利用PSoC的功能和靈活性給予了幫助。PSoC Designer 4.0提供了設備和應用程序編輯器以及一個簡單圖形用戶接口（GUI）下的編譯器、調試器
- 關鍵字： 賽普拉斯 SoC ASIC
asic ip核介紹
您好，目前還沒有人創(chuàng)建詞條asic ip核!
歡迎您創(chuàng)建該詞條，闡述對asic ip核的理解，并與今后在此搜索asic ip核的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對asic ip核的理解，并與今后在此搜索asic ip核的朋友們分享。 創(chuàng)建詞條
asic ip核相關帖子
asic ip核資料下載
asic ip核專欄文章
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473