EEPW首頁(yè) >>
主題列表 >>
vhdl語(yǔ)言
vhdl語(yǔ)言 文章 進(jìn)入vhdl語(yǔ)言技術(shù)社區(qū)
一種基于CPLD的DMA控制器IP核設(shè)計(jì)
- 但是由于8013硬件結(jié)構(gòu)和指令系統(tǒng)的限制,當(dāng)需要高速率大批量數(shù)據(jù)傳送時(shí),數(shù)據(jù)吞吐速率往往不能滿足設(shè)計(jì)要求。即使采用提升振蕩器頻率的辦法,結(jié)果仍不
- 關(guān)鍵字: 可編程邏輯器件 CPLD VHDL語(yǔ)言 DMA控制器
一種高效多串口單一中斷源的芯片設(shè)計(jì)
- 關(guān)鍵字: 多串口 單一中斷源 芯片 VHDL語(yǔ)言
基于CPLD的MIDI音樂播放器的設(shè)計(jì)

- 摘要:本音樂播放器依據(jù)MIDI音樂基本原理,結(jié)合EDA技術(shù),采用ALTERA公司的可編程邏輯器件(CPLD)EPF10LC84-4作為控制核心而設(shè)計(jì)的。本文主要闡述了利用VHDL語(yǔ)言設(shè)計(jì)MIDI音樂發(fā)生器芯片,再配上必要的外圍電路,從而實(shí)現(xiàn)四首音樂選擇播放、并配有隨音樂節(jié)奏而閃爍變化的彩燈等功能的EDA應(yīng)用系統(tǒng)。 關(guān)鍵字:EDA、CPLD、音樂播放器、VHDL語(yǔ)言 0? 引言 大規(guī)??删幊踢壿嬈骷﨏PLD和FPGA是當(dāng)今應(yīng)用最廣泛的兩類可編程邏輯器件,電子設(shè)計(jì)工程師利用它可以在辦公室或?qū)?/li>
- 關(guān)鍵字: EDA CPLD 音樂播放器 VHDL語(yǔ)言
基于VHDL語(yǔ)言的IP核驗(yàn)證
- 引言 在IC(integrated circuit.集成電路)發(fā)展到超大規(guī)模階段的今天,基于IP(Intellectual Property,知識(shí)產(chǎn)權(quán))核的IC設(shè)計(jì)及其再利用是保證SoC(system onchip,片上系統(tǒng))開發(fā)效率和質(zhì)量的重要手段。如果能對(duì)IP核進(jìn)行驗(yàn)證、測(cè)試和集成.就可以加速SoC的設(shè)計(jì),而這需要從以下5個(gè)方面進(jìn)行考慮。 代碼純化.指在代碼設(shè)計(jì)中及完成后進(jìn)行自定義的、IEEE標(biāo)準(zhǔn)的、設(shè)計(jì)重用的、可綜合性和可測(cè)試性等方面的規(guī)則檢查;
- 關(guān)鍵字: IP核 VHDL語(yǔ)言 單片機(jī) 嵌入式系統(tǒng) 驗(yàn)證
共4條 1/1 1 |
vhdl語(yǔ)言介紹
VHDL語(yǔ)言是由美國(guó)國(guó)防部在 20 世紀(jì) 80 年代初為實(shí)現(xiàn)其高速集成電路計(jì)劃 (very high speed integrated circuit——VHSIC)而提出的一種 HDL——VHDL(高速集成電路硬件描述 語(yǔ)言)。目的是為了給數(shù)字電路的描述與模擬提供一個(gè)基本的標(biāo)準(zhǔn)。VHDL語(yǔ)言作為高級(jí)硬件行為描述型語(yǔ)言,如今已經(jīng)廣泛被應(yīng)用到FPGA/CPLD和ASIC中的設(shè)計(jì)。 嚴(yán)格地講,V [ 查看詳細(xì) ]
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
