SOC芯片設(shè)計與測試

• 　　摘要：SOC已經(jīng)成為集成電路設(shè)計的主流。SOC測試變得越來越復雜，在設(shè)計時必須考慮DFT和DFM。本文以一SOC單芯片系統(tǒng)為例，在其設(shè)計、測試和可制造性等方面進行研究，并詳細介紹了SOC測試解決方案及設(shè)計考慮。 關(guān)鍵詞：單芯片系統(tǒng)；面向測試設(shè)計；面向制造設(shè)計；位失效圖；自動測試設(shè)備     引言     以往的系統(tǒng)設(shè)計是將CPU，DSP，PLL，ADC，DAC或Memory等電路設(shè)計成IC后，再加以組合變成完整的系統(tǒng)，但現(xiàn)今的設(shè)計方式是
• 關(guān)鍵字： SOC  單芯片系統(tǒng)  面向測試設(shè)計  面向制造設(shè)計  位失效圖  自動測試設(shè)備