Verilog HDL基礎知識4之阻塞賦值 & 非阻塞賦值

• 阻塞賦值語句串行塊語句中的阻塞賦值語句按順序執(zhí)行，它不會阻塞其后并行塊中語句的執(zhí)行。阻塞賦值語句使用“=”作為賦值符。  例子 阻塞賦值語句  reg x, y, z;  reg [15:0] reg_a, reg_b;  integer count;   // 所有行為語句必須放在 initial 或 always 塊內部  initial  begin          x
• 關鍵字： FPGA  verilog HDL  阻塞賦值  非阻塞賦值