一種高速低壓低靜態(tài)功耗欠壓鎖定電路

• 在DC-DC電源管理芯片中，電壓的穩(wěn)定尤為重要，因此需要在芯片內(nèi)部集成欠壓鎖定電路來提高電源的可靠性和安全性。對(duì)于其它的集成電路，為提高電路的可靠性和穩(wěn)定性，欠壓鎖定電路同樣十分重要。 傳統(tǒng)的欠壓鎖定電路要求簡(jiǎn)單、實(shí)用，但忽略了欠壓鎖定電路的功耗，使系統(tǒng)在正常工作時(shí)，仍然有較大的靜態(tài)功耗，這樣就降低了電源的效率，并且無效的功耗增加了芯片散熱系統(tǒng)的負(fù)擔(dān)，影響系統(tǒng)的穩(wěn)定性。 基于傳統(tǒng)的欠壓鎖定電路，本文提出一種CMOS工藝下的低壓低靜態(tài)功耗欠壓鎖定電路，并通過HSPICE仿真。此電
• 關(guān)鍵字： CMOS  電源技術(shù)  模擬技術(shù)  鎖定電路