基于嵌入式算法容噪技術(shù)的低功耗近似乘法器

• 　　何?進(jìn)，衣溪琳，張子驥，賀雅娟（電子科技大學(xué)?電子科學(xué)與工程學(xué)院，四川?成都?610054）　　摘?要:本文提出一種可靠的低功耗近似乘法器設(shè)計(jì)方案，該方案基于嵌入式算法容噪技術(shù)，并且通過閾值的合理選擇簡(jiǎn)化了傳統(tǒng)嵌入式容噪方案中的檢錯(cuò)糾錯(cuò)模塊。我們根據(jù)這樣的思路基于SMIC 180 nm工藝設(shè)計(jì)了相應(yīng)的8比特乘8比特的近似乘法器。該乘法器在450 MHz的工作頻率最低可以工作在1.2 V的電源電壓下。與傳統(tǒng)的陣列乘法器相比，在相同的工作頻率和MSE條件下，傳統(tǒng)乘法器可以工作在1.6 V左右，該乘法器可以
• 關(guān)鍵字： 201908  低功耗  低壓  乘法器  算法容噪技術(shù)  閾值選擇