基于VHDL的AVS環(huán)路濾波器設(shè)計(jì)

• AVS 視頻標(biāo)準(zhǔn)中，自適應(yīng)環(huán)路器在實(shí)現(xiàn)時(shí)存在許多條件運(yùn)算（如濾波強(qiáng)度的計(jì)算、邊界閾值和跳轉(zhuǎn)等的計(jì)算）及其對(duì)于數(shù)據(jù)的訪問比較繁瑣，使得濾波器的算法復(fù)雜度很高。并且塊效應(yīng)可能會(huì)出現(xiàn)在每個(gè)8x8 塊的邊界上。而該濾波器以8x8 塊為單位進(jìn)行濾波，減少對(duì)存儲(chǔ)器的訪問，加快了處理速度，大大節(jié)省了算法的硬件實(shí)現(xiàn)面積。并且適當(dāng)增加片上存儲(chǔ)空間來緩解外存的壓力來提高濾波模塊的效率，采用VHDL 語(yǔ)言進(jìn)行設(shè)計(jì)、仿真，通過FPGA驗(yàn)證。綜合仿真結(jié)果表明，該設(shè)計(jì)占用資源較少。
• 關(guān)鍵字： AVS  環(huán)路濾波  VHDL