平臺設(shè)計文章進入平臺設(shè)計技術(shù)社區(qū)

一種基于FPGA／DSP的靈巧干擾平臺設(shè)計與實現(xiàn)

引言
目前，通信干擾的手段以信號大功率壓制為主，本質(zhì)上屬于物理層能量干擾，存在效費比低，且容易暴露自身目標等缺點，而且隨著新的功率控制和信號處理技術(shù)的應(yīng)用，通信大功率壓制干擾手段的應(yīng)用遇到了瓶頸。
關(guān)鍵字： FPGA DSP 干擾平臺設(shè)計

本文設(shè)計了一種基于FPGA的、通用可配置的通信開發(fā)與測試平臺。針對不同信道編碼和調(diào)制方式的組合，通過采用實時軟硬件重構(gòu)技術(shù)，該平臺可以在短期內(nèi)完成相應(yīng)通信系統(tǒng)的構(gòu)建、驗證和配置。
關(guān)鍵字： FPGA 可配置通信平臺設(shè)計

本文以SIM卡控制模塊的功能驗證為例，介紹了運用Synopsys Vera驗證工具以及RVM驗證方法學(xué)快速高效地搭建高質(zhì)量驗證平臺的方法。文中詳細介紹了RVM驗證方法學(xué)以及RVM驗證平臺的結(jié)構(gòu)。
關(guān)鍵字： RVM SoC 芯片驗證平臺設(shè)計

共18條 2/2 « 1 2

您好，目前還沒有人創(chuàng)建詞條平臺設(shè)計!
歡迎您創(chuàng)建該詞條，闡述對平臺設(shè)計的理解，并與今后在此搜索平臺設(shè)計的朋友們分享。創(chuàng)建詞條

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473