在低成本測(cè)試夾具上實(shí)現(xiàn)對(duì)表面貼裝射頻元器件的精確去嵌入

• 　　簡(jiǎn)介 　　射頻工程師通常使用矢量網(wǎng)絡(luò)分析儀（VNA）測(cè)量射頻元器件的S參數(shù)，以便對(duì)其特性進(jìn)行表征并進(jìn)行后續(xù)設(shè)計(jì)。他們?cè)跍y(cè)量過程中遇到的一個(gè)問題是，這些元器件往往是表貼封裝的，不能直接與VNA連接。如圖1所示，工程師通常會(huì)制作簡(jiǎn)單的PCB測(cè)試夾具來對(duì)被測(cè)件（DUT）進(jìn)行表面貼裝，建立被測(cè)件與VNA的連接。但是，這樣的測(cè)試夾具本身會(huì)給S參數(shù)測(cè)量帶來寄生效應(yīng)，必須通過一個(gè)稱為去嵌入的過程來去除這種效應(yīng)。 圖1 PCB測(cè)試夾具對(duì)被測(cè)件（DUT）進(jìn)行表面貼裝 　　本文描述了一個(gè)實(shí)用的去嵌入過程，它不需
• 關(guān)鍵字： 射頻  PCB  夾具  去嵌入