壓穩(wěn)態(tài) 文章 進入壓穩(wěn)態(tài)技術(shù)社區(qū)
理解FPGA中的壓穩(wěn)態(tài)
- FPGA 設(shè)計人員可以通過增大tMET ，采用增加同步寄存器時序余量等設(shè)計方法來提高系統(tǒng)可靠性，增大亞穩(wěn)態(tài)MTBF。Altera 確定了其 FPGA 的MTBF 參數(shù)，改進器件技術(shù)，從而增大了亞穩(wěn)態(tài)MTBF。使用Altera FPGA 的設(shè)計人員可以利用Quartus II 軟件功能來報告設(shè)計的亞穩(wěn)態(tài)MTBF，優(yōu)化設(shè)計布局以增大MTBF。
- 關(guān)鍵字： 壓穩(wěn)態(tài) MTBF FPGA
理解FPGA中的壓穩(wěn)態(tài)及計算壓穩(wěn)態(tài)的方法
- 本白皮書介紹FPGA中的壓穩(wěn)態(tài)，為什么會出現(xiàn)這一現(xiàn)象，它是怎樣導(dǎo)致設(shè)計失敗的。介紹怎樣計算壓穩(wěn)態(tài)MTBF，重...
- 關(guān)鍵字： FPGA 壓穩(wěn)態(tài) MTBF 寄存器
理解FPGA 中的壓穩(wěn)態(tài)
- 理解FPGA 中的壓穩(wěn)態(tài) 本白皮書介紹FPGA 中的壓穩(wěn)態(tài)，為什么會出現(xiàn)這一現(xiàn)象，它是怎樣導(dǎo)致設(shè)計失敗的。介紹怎樣計算壓穩(wěn)態(tài)MTBF，重點是對結(jié)果造成影響的各種器件和設(shè)計參數(shù)。
引言
當信號在不相關(guān)或者異步時鐘域 - 關(guān)鍵字： FPGA 壓穩(wěn)態(tài)
| 共3條 1/1 1 |
壓穩(wěn)態(tài)介紹
您好，目前還沒有人創(chuàng)建詞條壓穩(wěn)態(tài)!
歡迎您創(chuàng)建該詞條，闡述對壓穩(wěn)態(tài)的理解，并與今后在此搜索壓穩(wěn)態(tài)的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對壓穩(wěn)態(tài)的理解，并與今后在此搜索壓穩(wěn)態(tài)的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473