出帶 文章 進入出帶技術社區(qū)
借助ENCOUNTER VERISILICON成功出帶
- Cadence Encounter數(shù)字IC設計平臺用于160萬門的SoC設計，并實現(xiàn)了自動化的倒裝片設計流程 Cadence設計系統(tǒng)有限公司近日宣布，世界領先的ASIC設計代工廠商VeriSilicon Holdings Co., Ltd.公司通過采用基于Cadence® Encounter®數(shù)字IC設計平臺的自動化倒裝片設計流程，實現(xiàn)了一個復雜、高速SoC倒裝片的成功出帶。這是VeriSilicon公司首次實現(xiàn)SoC的成功流片，并已投入量
- 關鍵字： ENCOUNTER VERISILICON 出帶
| 共1條 1/1 1 |
出帶介紹
您好，目前還沒有人創(chuàng)建詞條出帶!
歡迎您創(chuàng)建該詞條，闡述對出帶的理解，并與今后在此搜索出帶的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對出帶的理解，并與今后在此搜索出帶的朋友們分享。 創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473