這種設(shè)計(jì)理念的基礎(chǔ)是先前一個(gè)實(shí)現(xiàn)了15MHz到30MHz甚至更多帶寬的精密峰值檢測(cè)器(參考1 )，依賴于你的應(yīng)用的最大輸入信號(hào)水平。這個(gè)設(shè)計(jì)的關(guān)鍵點(diǎn)是一個(gè)可以提供高轉(zhuǎn)換率和應(yīng)用需要的低傳輸延遲的超高速比較器。這次設(shè)計(jì)里的比較器是模擬設(shè)備AD8561 ，一個(gè)7-nsec裝置(參考2 )。這個(gè)峰值檢測(cè)器在100mV到6V的點(diǎn)對(duì)點(diǎn)輸入信號(hào)電平范圍內(nèi)提供100MHZ到高于14MHZ的精度。在更高的頻率下，最高可用的輸入信號(hào)電平降低。在更高的頻率下，最高可用的輸入信號(hào)電平降低。該電路展示了一個(gè)超過輸入電平范圍的