瑞薩科技（Renesas Technology Corp.）與松下電器產(chǎn)業(yè)有限公司宣布，共同開(kāi)發(fā)出一種新技術(shù)，可以使45nm工藝傳統(tǒng)CMOS的SRAM（靜態(tài)隨機(jī)存取存儲(chǔ)器）穩(wěn)定工作。這種SRAM可嵌入在SoC（系統(tǒng)(集成)芯片）器件和微處理器（MPU）當(dāng)中。經(jīng)測(cè)試證實(shí)，采用該技術(shù)的512Kb SRAM的實(shí)驗(yàn)芯片，可以在寬泛的溫度條件下（-40℃－125℃）穩(wěn)定工作，而且在工藝發(fā)生變化時(shí)具有較大的工作電壓范圍裕量。用于實(shí)驗(yàn)的SRAM芯片采用45nm CMOS工藝生產(chǎn)，集成了兩種不同的存儲(chǔ)單元設(shè)計(jì)，一個(gè)元件面積僅有0.327μm2，另一個(gè)元件面積為0.245μm2——這是全球最小的水平，更小的存儲(chǔ)單元是利用減少處理尺寸裕量實(shí)現(xiàn)的。

　　關(guān)于這一技術(shù)的進(jìn)展細(xì)節(jié)，將在舊金山舉行的2007國(guó)際固態(tài)電路會(huì)議（ISSCC 2007）上，進(jìn)行宣講。該技術(shù)創(chuàng)新具有重大意義，主要由于SRAM是用于嵌入式控制應(yīng)用的SoC和MPU上的十分重要的片上功能，市場(chǎng)趨勢(shì)表明，隨著應(yīng)用變得更加復(fù)雜，則需要更多的SRAM。這是因?yàn)楫?dāng)半導(dǎo)體工藝縮小，生產(chǎn)設(shè)備功能所需的SRAM進(jìn)行穩(wěn)定工作，將會(huì)變得更加困難。采用新制造技術(shù)生產(chǎn)的45nm工藝SRAM，以低成本實(shí)現(xiàn)了芯片的高性能，因?yàn)樗褂玫氖莻鹘y(tǒng)CMOS，而不是比較昂貴的硅絕緣體（SOI）材料。

　　目前，隨著LSI制造工藝的不斷進(jìn)步、進(jìn)一步小型化，使晶體管特性發(fā)生了顯著的變化，尤其是柵極限電壓（Vth），它可能影響SRAM的工作。隨著該項(xiàng)新技術(shù)的出現(xiàn)，主要解決了不可避免的Vth變化所引起的問(wèn)題。據(jù)了解，Vth的變化有兩種形式：一種形式是全面的Vth變化，會(huì)出現(xiàn)在逐芯片或逐晶圓的情況下，晶體管形狀會(huì)隨柵極長(zhǎng)度和柵極寬度不同等出現(xiàn)細(xì)微的差別，因此它會(huì)在芯片中顯示出同方向的偏差。以前全面Vth的變化是SRAM設(shè)計(jì)人員不得不克服的主要挑戰(zhàn)。

　　相比之下，另一種形式，本機(jī)Vth變化是由半導(dǎo)體中的雜質(zhì)狀態(tài)的波動(dòng)引起的，甚至在同樣形狀的相鄰晶體管中也會(huì)出現(xiàn)。因此，它是隨機(jī)發(fā)生的且沒(méi)有方向性。隨著晶體管小型化的發(fā)展，本機(jī)Vth變化首先出現(xiàn)在90nm工藝中。這是采用45nm工藝的嵌入式SRAM應(yīng)用所必須面對(duì)的一個(gè)主要挑戰(zhàn)。

　　半導(dǎo)體行業(yè)一直積極推進(jìn)技術(shù)進(jìn)步，以實(shí)現(xiàn)SRAM穩(wěn)定工作，不過(guò)，影響45nm工藝的Vth變化問(wèn)題還需要技術(shù)的進(jìn)一步發(fā)展。瑞薩與松下共同開(kāi)發(fā)了兩種元件，采用6晶體管型SRAM存儲(chǔ)單元解決方案，一個(gè)是可對(duì)Vth變化進(jìn)行自動(dòng)調(diào)整的讀輔助電路，另一個(gè)是采用分層結(jié)構(gòu)電源布線的寫(xiě)輔助電路。

　　這種新型讀輔助電路的補(bǔ)償功能采用了一種被動(dòng)元件電阻功能，類(lèi)似于存儲(chǔ)單元的布局功能，由于存儲(chǔ)單元變化和阻值的波動(dòng)被聯(lián)系在一起，從而減少了Vth變化的影響。這種補(bǔ)償功能可以自動(dòng)地調(diào)整與溫度和工藝變化有關(guān)的電壓。因此，即使受到溫度增加和工藝變化的影響，在存儲(chǔ)單元電氣特性的對(duì)稱(chēng)性降低的情況下，各種工作條件下存儲(chǔ)單元讀操作的穩(wěn)定性也可以得到保證。

　　此外，新型寫(xiě)輔助電路在存儲(chǔ)單元的柱式單元電源線中，增加了更精細(xì)的電源線（劃分為8條）。在某種意義上寫(xiě)操作所需的隔離只在必要的地方執(zhí)行，而且它可實(shí)現(xiàn)分層結(jié)構(gòu)的電源布線，這將減少關(guān)鍵區(qū)域的電源線電容，有助于在高速時(shí)將電源線電位降到低電位。實(shí)驗(yàn)芯片的測(cè)量表明，與沒(méi)有采用上述技術(shù)的SRAM設(shè)計(jì)相比，即使在最壞條件（－40℃，最小工作電壓和最差工藝條件）下，新型寫(xiě)輔助電路也可以顯著改善SRAM的寫(xiě)速度。