中文字幕 另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sup id="3hn2b"></sup>

    1. <sub id="3hn2b"><ol id="3hn2b"></ol></sub><legend id="3hn2b"></legend>

      1. <xmp id="3hn2b"></xmp>

      2. 新聞中心

        EEPW首頁 > 電源與新能源 > 設(shè)計(jì)應(yīng)用 > 直流偏移校正功能與 ADS58H40 PCB 布局優(yōu)化

        直流偏移校正功能與 ADS58H40 PCB 布局優(yōu)化

        作者: 時(shí)間:2013-10-12 來源:網(wǎng)絡(luò) 收藏

        3、干擾所帶來的問題

        以 ADS58H40 為例,圖示說明干擾信號(hào)耦合到 ADC 模擬輸入端的后果。

        本文引用地址:http://www.antipu.com.cn/article/258496.htm



        在 PCB 布局不理想時(shí),如上圖所示輸出數(shù)據(jù)端直接或間接的通過時(shí)鐘或 ADC 的 VCM 耦合到了 ADC 的模擬輸入端。
        受此干擾信號(hào)影響,將 ADS58H40 通道空采得到的數(shù)據(jù)做 FFT 變換得到的頻域圖如下:



        從圖中可以清晰的看到 ADC 采集到的是波浪型底噪,它略微的惡化了 ADC 的信噪比(SNR),并且會(huì)導(dǎo)致小信號(hào)的幅度測(cè)量不準(zhǔn)確,影響接收機(jī)靈敏度的測(cè)試。
        為了進(jìn)一步說明干擾的影響。用不同幅度的信號(hào)輸入給 ADS58H40 進(jìn)行掃頻測(cè)試,將采集到的數(shù)據(jù)制圖如下:



        ADS58H40 的采樣時(shí)鐘為 245.76MHz,針對(duì)其第二奈奎斯特域的中心 60M 范圍,使用 5 個(gè)功率等級(jí)進(jìn)行掃頻。在功率大于-40dBFs 時(shí),由于 PCB 布局不當(dāng)所引入的碼域翻轉(zhuǎn)干擾對(duì)輸入信號(hào)影響很小(由于 ADC 前端有濾波器的關(guān)系,所以輸入信號(hào)不是完全平整的)。但是隨著輸入信號(hào)功率的減小此干擾對(duì)輸入信號(hào)的影響越來越大,在輸入信號(hào)幅度低于-60dBFs 時(shí),去除模擬輸入端濾波器的影響后其引起的功率誤差依然可以達(dá)到 3dB 以上。

        4、針對(duì)碼域翻轉(zhuǎn)干擾的 ADS58H40 PCB 布局優(yōu)化

        為了避免碼域翻轉(zhuǎn)干擾耦合到 ADC 的模擬輸入端,需要針對(duì)性的避免一些不當(dāng)?shù)?PCB 布局。碼域翻轉(zhuǎn)干擾可以通過三個(gè)途徑耦合:(1)數(shù)據(jù)輸出線與模擬輸入電路布局很近且平行,直接耦合。(2)數(shù)據(jù)輸出線耦合到 ADC 的時(shí)鐘信號(hào)再間接耦合到模擬輸入端。(3)數(shù)據(jù)輸出線耦合到 ADC 的 VCM,再通過 VCM 間接耦合到模擬輸入端。



        上圖為 ADS58H40EVM 評(píng)估板的 PCB 布局,在基站收發(fā)信機(jī)上不會(huì)有這么大的空間來給其布局,一些走線難免會(huì)離得很近,所以針對(duì)碼域翻轉(zhuǎn)干擾的三個(gè)耦合途徑,建議對(duì) ADS58H40 PCB布局做出以下三個(gè)優(yōu)化:

        (1) ADS58H40 的數(shù)據(jù)輸出 LVDS 線與模擬輸入電路分開布局,不要平行或交叉。
        (2) ADS58H40 的采樣時(shí)鐘線與隨路時(shí)鐘線布局盡可能的遠(yuǎn)離模擬輸入端,不要與其近距離平行。
        (3) ADS58H40 的 VCM 線最好通過過孔直接從模擬輸入電路的差分端中間接入,如上圖四個(gè)紅色圈的中心。在模擬輸入端 VCM 接入口必須加上對(duì)地的濾波電容。VCM 信號(hào)不要做成 VCM 電源平面,而且布局時(shí)使其盡量遠(yuǎn)離數(shù)據(jù)輸出線。

        經(jīng)過 PCB 布局優(yōu)化的 ADS58H40 使能 DC offset correction function 后不再具有,而且 ADC底噪更佳(Figure 8)。在-60dBFs 的小信號(hào)掃頻測(cè)試中,去除模擬輸入端濾波器的影響后其波動(dòng)在 0.5dB以內(nèi)。


        Figure 8 Normal noise floor after PCB layout optimization

        5、結(jié)論

        ADC 的 DC offset correction function 可以有效的抑制直流偏移所帶來的誤差。不過在PCB 布局不當(dāng)時(shí),開啟此功能所帶來的碼域翻轉(zhuǎn)干擾會(huì)使 ADC 具有并且其采集到的小信號(hào)幅度波動(dòng)會(huì)達(dá)到 3dB 以上。通過針對(duì)性的 PCB 布局優(yōu)化可以有效的解決這個(gè)問題,將-60dBFs的小信號(hào)波動(dòng)控制在 0.5dB 以內(nèi)。

        6、參考資料

        ADS58H40 datasheet,2012 年 11 月修訂版,Texas Instruments Inc。
        Idle noise degradation,2013 年 4 月,Pradeep Nair, Texas Instruments Inc。
        ADS58H40EVM-LYR C,2012 年 10 月,Texas Instruments Inc。


        上一頁 1 2 下一頁

        評(píng)論


        相關(guān)推薦

        技術(shù)專區(qū)

        關(guān)閉