利用FPGA加速器模塊增壓
為真正發(fā)揮FPGA視頻分析系統(tǒng)的全面潛力，我們需要將視頻加速引擎集成到嵌入式系統(tǒng)中。我們預(yù)見到幾個性能瓶頸，因此設(shè)計小組開始采用VHDL進行一組加速器的早期開發(fā)。作為賽靈思ISE設(shè)計套件和嵌入式開發(fā)套件(EDK)的一部分，代碼剖析器幫助我們進一步確定性能瓶頸并開發(fā)設(shè)計所需要的所有加速器模塊。表2提供了系列IP內(nèi)核的全面列表。

表2：為第三代MVE / C-MVA開發(fā)的專用硬件加速模塊IP內(nèi)核系列。

與其他開發(fā)小組一樣，我們的開發(fā)小組也分別由不同的硬件和軟件開發(fā)人員組成。對于維持開發(fā)人員的生產(chǎn)力以保證項目的成功來說，在這兩個設(shè)計領(lǐng)域之間保留足夠的抽象非常關(guān)鍵。我們利用Xilinx Platform. Studio中的Create IPWizard來改進這一任務(wù)，為硬件加速模塊生成RTL模塊和軟件驅(qū)動文件。這些模塊包括訪問寄存器所需要的接口邏輯、嵌入式系統(tǒng)中的DMA邏輯和FIFO。一旦利用模塊創(chuàng)建了RTL，我們就將其放到嵌入IP目錄中，設(shè)計人員可根據(jù)需求進一步修改。
我們的IP內(nèi)核開發(fā)流程包括一個通用的標(biāo)準(zhǔn)外設(shè)模塊開發(fā)流程，用于基于PLB46MPMC-OPB的回傳。這些外設(shè)包括單端和多I/O原型(SIMO、MIMO、MISO模型)，支持我們?yōu)橐罂量痰膱D像流處理算法靈活創(chuàng)造多線程協(xié)處理器流水線。在設(shè)計和定制不同分析引擎的過程中，通過近乎任意次序?qū)P內(nèi)核進行組合和配置，我們達到了這方面的要求。
MVE分析引擎由InstantVision嵌入式軟件模塊以及構(gòu)成C-MVA分析協(xié)處理器的硬件加速器組成。我們在一片Xilinx Spartan-3A-DSP 3400AFPGA中實現(xiàn)了MVE的原型，并創(chuàng)建了SoC參考設(shè)計。其中包括所有通信和數(shù)據(jù)流所需要的I/O功能(參考圖2了解完整的硬件固件框圖)。這一完整的SoC參考設(shè)計使用了91%的邏輯片資源、81%的塊RAM和32%的DSP邏輯片，不僅包含MVE分析引擎，還包括所有支持I/O模塊。

圖5：完整的硬件-固件-軟件參考設(shè)計。

單就MVE分析引擎來說(不包括MPMC-PLB主干和專用I/O組件)，它僅使用了46%的邏輯片、44%的塊RAM和23%的DSP邏輯片，因此可以將其移植到成本更低的Spartan3A-DSP 1800A FPGA器件。
在單個時鐘周期內(nèi)，我們設(shè)計的CMVA協(xié)處理器中所有IP內(nèi)核可以完成所有相關(guān)處理。這一功能與異步FSL接口相結(jié)合，系統(tǒng)集成商能夠利用來自系統(tǒng)其它部分的不同時鐘域來驅(qū)動C-MVA協(xié)處理器。這樣做可以讓C-MVA在較低的像素時鐘頻率中運行，同時利用更高頻率的內(nèi)部系統(tǒng)時鐘來驅(qū)動主干(backbone)，從而在保證系統(tǒng)性能要求的同時大大降低功耗。
定制、封裝和系統(tǒng)集成
為驗證并進一步開發(fā)這一系統(tǒng)，我們創(chuàng)建了一個包括所有軟件層在內(nèi)的安全/監(jiān)控應(yīng)用，允許用戶在系統(tǒng)的不同層面快速集成我們的產(chǎn)品(參見側(cè)欄)。完整SoC設(shè)計在單個參考設(shè)計中包括硬件IP內(nèi)核、固件和軟件，請見圖4。
我們可在硬件、固件和軟件組件等不同層次進行靈活定制以組成系統(tǒng)集成。服務(wù)器級的定制包括FPGA中的可定制SoC設(shè)計，而在客戶(配置)一級，則可在WIN32 或 .Net API層進行修改。這種架構(gòu)使我們及客戶可快速實現(xiàn)不同配置和測試接口的原型。
用戶可以在UART或TCP/IP上實現(xiàn)客戶-服務(wù)器(C/S)通信，從而提供靈活的配置管理、性能精細調(diào)整、狀態(tài)監(jiān)控和固件升級。
盡管剛剛完成第二代產(chǎn)品，但我們已經(jīng)開始考慮第三代產(chǎn)品的要求。根據(jù)在這一項目中取得的經(jīng)驗，我們在新一代產(chǎn)品中會著重考慮賽靈思的FPGA器件，特別是賽靈思公司正在致力于利用最先進的工藝技術(shù)推出更可靠更先進的新器件和DSP功能。