本系統(tǒng)選用TMS320C5509A(簡(jiǎn)稱C5509A)負(fù)責(zé)G．723．1標(biāo)準(zhǔn)的算法及后續(xù)基帶數(shù)字化的處理(信道編譯碼、交織、加擾、CRC、基帶調(diào)制解調(diào))。該芯片是TMS320C55X系列DSP中的一款，C55X系列的結(jié)構(gòu)見(jiàn)參考文獻(xiàn)[1]。

　　CPLD主要用來(lái)擴(kuò)展DSP的外部地址空間，實(shí)現(xiàn)地址譯碼、時(shí)序控制，并給DSP提供所需的邏輯和時(shí)序控制信號(hào)。本系統(tǒng)選用Altera公司 MAX7000系列中的EPM7128，其與DSP的接口電路如圖3(a)所示，其中FSX和FSR幀同步信號(hào)端的同步信號(hào)相同。原始模擬語(yǔ)音信號(hào)必須進(jìn)行數(shù)字化處理后，才能在DSP中進(jìn)行語(yǔ)音壓縮編解碼算法。系統(tǒng)選用的是ADI公司推出的低成本、低功耗通用模擬前端AD7311L，其與DSP的接口電路如圖3(b)所示。由于G．723．1的算法比較復(fù)雜，處理時(shí)需要大量的存儲(chǔ)空間，本設(shè)計(jì)采用4Mb×16的SDRAM，芯片為MT48LCM16，通過(guò) EMIF接口映射到C5509A的CEO空間。其與DSP的接口電路如圖3(c)所示。

4 語(yǔ)音系統(tǒng)的軟件設(shè)計(jì)

　　總體軟件流程如圖4所示。當(dāng)DSP處于發(fā)送狀態(tài)時(shí)，通過(guò)MCBSP1接收來(lái)自 AD7311L的數(shù)字化語(yǔ)音數(shù)據(jù)，調(diào)用語(yǔ)音壓縮編碼程序，編完1幀輸出數(shù)據(jù)，然后繼續(xù)進(jìn)行后續(xù)的相關(guān)基帶處理。當(dāng)DSP處于接收狀態(tài)時(shí)，接收來(lái)自后續(xù)基帶處理的數(shù)據(jù)，調(diào)用語(yǔ)音解碼程序；解碼后的語(yǔ)音數(shù)據(jù)，再以每幀的數(shù)據(jù)通過(guò)MCBSP1送入AD7311L，最后還原成原始語(yǔ)音。下面主要介紹初始化模塊及語(yǔ)音編解碼模塊。