1 引 言

　　USB ,是英文Universal Serial BUS（通用串行總線）的縮寫，而其中文簡稱為“通串線，是一個外部總線標(biāo)準(zhǔn)，用于規(guī)范電腦與外部設(shè)備的連接和通訊。是應(yīng)用在PC領(lǐng)域的接口技術(shù)。USB接口支持設(shè)備的即插即用和熱插拔功能。USB是在1994年底由英特爾、康柏、IBM、Microsoft等多家公司聯(lián)合提出的。

　　隨著半導(dǎo)體工藝技術(shù)的發(fā)展，集成電路設(shè)計(jì)者能夠?qū)⒂鷣碛鷱?fù)雜的功能集成到單硅片上。SoC是將系統(tǒng)集成在一塊芯片上，包括微處理器、模擬IP核、數(shù)字IP核和存儲器（或片外存儲控制接口）等。SoC的一項(xiàng)關(guān)鍵技術(shù)即為IP（Intellectual Property）復(fù)用技術(shù)。IP核是指在電子設(shè)計(jì)中預(yù)先開發(fā)的用于系統(tǒng)芯片設(shè)計(jì)的可復(fù)用構(gòu)件，系統(tǒng)設(shè)計(jì)者在進(jìn)行一個復(fù)雜設(shè)計(jì)時將眾多IP核在一個芯片上有效集成，從而構(gòu)成一個功能強(qiáng)大的系統(tǒng)。

　　在設(shè)計(jì)IP核時應(yīng)注意其可重用性，為了增強(qiáng)IP核的可能重用性，使IP核能更好地適應(yīng)不同總線結(jié)構(gòu)的SoC平臺，可以為IP核設(shè)計(jì)一個總線接口模塊。該模塊主要完成片上總線的協(xié)議轉(zhuǎn)換和實(shí)現(xiàn)，稱之為總線適配器（BusAdapter）。其特點(diǎn)為：IP核與外部的片上總線標(biāo)準(zhǔn)無關(guān)，其邏輯相對固定，只需對相應(yīng)的總線適配器進(jìn)行配置就能夠有效地集成于不同片上總線的SoC平臺。當(dāng)前SoC中常用的總線協(xié)議有三種分別是：ARM公司的AMBA、Silicore公司的WISHBONE SoC Interconnection Archi—tecture和Ahera的Avalon總線。

　　本文實(shí)現(xiàn)的USB IP核中，設(shè)計(jì)了總線適配器，在綜合前針對WishBone總線或AMBA ASB總線通過宏定義進(jìn)行設(shè)置，從而使USB IP核能夠直接集成于WishBone或AMBA ASB總線的SoC系統(tǒng)中。

2 USB系統(tǒng)組成部分

　　系統(tǒng)主要分為三個部分：主機(jī)、設(shè)備和互連。在任何的系統(tǒng)中，只有一個主機(jī)，與主機(jī)系統(tǒng)的接口稱作主機(jī)控制器。他可由硬件、固件和軟件綜合實(shí)現(xiàn)。設(shè)備可以分為功能性設(shè)備即外設(shè)和集線器，前者作為系統(tǒng)的功能擴(kuò)展設(shè)備而后者作為設(shè)備的擴(kuò)展連接點(diǎn)?；ミB定義了主機(jī)和外設(shè)的連接和通信方式。包括總線拓?fù)浣Y(jié)構(gòu)、內(nèi)部分層關(guān)系、數(shù)據(jù)傳輸模型和總線訪問控制等幾個部分。一個簡單的系統(tǒng)可以由一臺主機(jī)和一個外設(shè)構(gòu)成。

3 USB的模塊設(shè)計(jì)

3．1 模塊劃分

　　USB IP核主要是實(shí)現(xiàn)了USBl.1協(xié)議，在對整個協(xié)議分析的基礎(chǔ)上，整個IP核共分成五大模塊：串行接口引擎模塊、協(xié)議層模塊、端點(diǎn)控制模塊、端點(diǎn)存儲模塊和總線適配器模塊。串行接口引擎主要是支持最底層的USB協(xié)議，由于USB協(xié)議中為了增加抗干擾對比特流進(jìn)行了“不歸零碼（Non Return to Zero Invert）”的編解碼，同時為了可以從比特流中提取同步信號用了“位填充”和“位剔去”。串行接口主要完成比特流方面的處理。協(xié)議層模塊則主要是完成解包和打包。在USB協(xié)議中，數(shù)據(jù)緩沖區(qū)用了端點(diǎn)（Endpoint）這個概念，不同的緩沖區(qū)用了不同的端點(diǎn)號來區(qū)分，端點(diǎn)存儲模塊就是相應(yīng)的數(shù)據(jù)緩沖區(qū)。端點(diǎn)控制模塊主要是端點(diǎn)控制寄存器和端點(diǎn)狀態(tài)寄存器，對端點(diǎn)進(jìn)行相應(yīng)的控制?？偩€適配器模塊主要是在不同總線結(jié)構(gòu)的SoC中，對USB IP核總線接口進(jìn)行相應(yīng)的配置，從而可以進(jìn)行無縫連接到相應(yīng)的SoC中。USB IP核模塊劃分如圖1所示。

3．2 串口接口引擎

　　串口接口引擎主要是完成USB協(xié)議中比特流的處理。根據(jù)數(shù)據(jù)的傳輸方向可分為發(fā)送部分和接收部分。發(fā)送部分即為USB設(shè)備給USB主機(jī)發(fā)送數(shù)據(jù)，接收部分則為USB設(shè)備從USB主機(jī)那里接收數(shù)據(jù)。如圖2所示。

　　接收部分：從同步域中恢復(fù)出12

　　MHz的時鐘信號，接收主機(jī)過來的比特流對其進(jìn)行不歸零碼（NRZI）解碼，剔除位填充然后進(jìn)行串并轉(zhuǎn)換，最后將轉(zhuǎn)換后的數(shù)據(jù)以字節(jié)的形式傳給協(xié)議層。接收部分還要能判斷出一個包的開始，在USB傳輸過程中，是以包為單位的，因此接收部分首先要測包的開始SOP（Start

　　of Packet），所有包都是從同步字段（SYNC）開始的，同步字段是產(chǎn)生最大的邊緣轉(zhuǎn)換密度（Endge Transition

　　Density）的編碼序例。以NR—ZI編碼的二進(jìn)制串“KJKJKJKK”同步字段最后2位是同步字段結(jié)束的標(biāo)記，同時標(biāo)志了包標(biāo)識符（Pacekt

　　Iden一tiler，PID）的開始。只有當(dāng)檢測到包SOP才開始后面的NRZI解碼、去位填充和串并操作，否則就繼續(xù)處于等待階段。

　　在接收部分還需要有檢錯部分，在檢查到傳輸過來的數(shù)據(jù)有錯誤時，要進(jìn)行相應(yīng)的錯誤處理。如在NRZI解碼后，在對數(shù)據(jù)進(jìn)行去位填充時發(fā)現(xiàn)了有連續(xù)7個“1”則可以認(rèn)為數(shù)據(jù)在傳輸過程中出現(xiàn)了錯誤，數(shù)據(jù)包已經(jīng)損壞，必須通知協(xié)議層。在接收部分需要特別注意的是：在接收USB主機(jī)過來數(shù)據(jù)時，是不同的時鐘域，因此必須考慮到亞穩(wěn)態(tài)問題。在本設(shè)計(jì)中，由于只處理單個比特信號，因此用了兩級寄存器來消除亞穩(wěn)態(tài)。

　　發(fā)送部分：將協(xié)議層打包好的加上同步字段，然后進(jìn)行并串轉(zhuǎn)換，將字節(jié)形式轉(zhuǎn)換成比特流形式，接著根據(jù)協(xié)議將數(shù)據(jù)進(jìn)行位填充和NRZI編碼，通過D+和D一信號傳送給USB主機(jī)。這個同步字段也是告訴USB主機(jī)有一個新數(shù)據(jù)包發(fā)送過來了，在發(fā)送部分還要產(chǎn)生包結(jié)束EOP（End of Packet）的信號。