一種智能手機(jī)的低功率損耗設(shè)計(jì)方案







在智能手機(jī)的硬件架構(gòu)中無線Modem部分只要再加一定的外圍電路
如音頻芯片、LCD、攝像機(jī)控制器、傳聲器、揚(yáng)聲器、功率放大器、天線等
就是一個完整的普通手機(jī)(傳統(tǒng)手機(jī))的硬件電路
模擬基帶(ABB)語音信號引腳和音頻編解碼器芯片進(jìn)行通信
構(gòu)成通話過程中的語音通道
從這個硬件電路的系統(tǒng)架構(gòu)可以看出功耗最大的部分包括主處理器、無線Modem、LCD和鍵盤的背光燈、音頻編解碼器和功率放大器
因此
在設(shè)計(jì)中
如何降低它們的功耗
是一個很重要的問題
2 低功耗設(shè)計(jì)
2.1 降低CPU部分的供電電壓和頻率
在數(shù)字集成電路設(shè)計(jì)中CMOS電路的靜態(tài)功耗很低
與其動態(tài)功耗相比基本可以忽略不計(jì)
故暫不考慮
其動態(tài)功耗計(jì)算公式為:
Pd=CTV2f ?。?)
式中:Pd為CMOS芯片的動態(tài)功耗;CT為CMOS芯片的負(fù)載電容;V為CMOS芯片的工作電壓;f為CMOS芯片的工作頻率
由式(1)可知CMOS電路中的功率消耗與電路的開關(guān)頻率呈線性關(guān)系
與供電電壓呈二次平方關(guān)系
對于CPU來說
Vcore電壓越高
時鐘頻率越快
則功率消耗越大
所以
在能夠正常滿足系統(tǒng)性能的前提下
盡可能選擇低電壓工作的CPU
對于已經(jīng)選定的CPU來說
降低供電電壓和工作頻率
能夠在總體功耗上取得較好的效果
對于主CPU來說內(nèi)核供電電壓為1.3 V
已經(jīng)很小
而且其全速運(yùn)行時的主頻可以完全根據(jù)需要進(jìn)行設(shè)置
其內(nèi)部所需的其他各種頻率都是通過主頻分頻產(chǎn)生
主CPU主頻fCPU計(jì)算公式如下:
在COMS芯片上為了防止靜電造成損壞
不用的引腳不能懸空
一般接下拉電阻來降低輸入阻抗
提供泄荷通路
需要加上拉電阻來提高輸出電平
從而提高芯片輸入信號的噪聲容限來增強(qiáng)抗干擾能力
但是在選擇上拉電阻時
必須要考慮以下幾點(diǎn):
a)從節(jié)約功耗及芯片的倒灌電流能力上考慮上拉電阻應(yīng)足夠大
以減小電流;
b)從確保足夠的驅(qū)動電流考慮上拉電阻應(yīng)足夠小
以增大電流;
c)在高速電路中過大的上拉電阻會使信號邊沿變得平緩
信號完整性會變差
因此在考慮能夠正常驅(qū)動后級的情況下(即考慮芯片的VIH或VIL)
盡可能選取更大的阻值
智能手機(jī)的低功率損耗設(shè)計(jì)方案" src="/uploadfile/dyg
評論