基于SEPIC變換器的功率因數校正電路的參數設計與分析
加入技術交流群
根據以上分析，以220 Vrms,50Hz輸入，48V，500w輸出，50K開關頻率為背景設計SEPIC -PFC電路，控制電路采用圖3所示電壓補償器，占空比相對變化量控制在2%。濾波電容為10mF，L1可根據輸入電流紋波條件進行選取，Cc可根據（9）式進行選取[5]。
圖4上為D=0.5時取按上述原則設計的主電路參數得到的開環(huán)輸入電流波形，下為相同主電路參數D=0.8時的開環(huán)輸入電流波形，由于D=0.8時電路已不滿足斷續(xù)條件，輸入電流畸變明顯變大。
表1，表2，表3為在不同的占空比下的電路仿真數據。由這組數據可以看出，在同一額定占空比的情況下THD隨著負載的減小而減小，由于占空比的變化率受到控制，相同負載不同額定占空比情況下THD變化不大。隨著占空比的增大，輸出電壓負載調整
率在減小，電路穩(wěn)壓能力提高，這與理論分析一致。圖5, 圖6分別為額定工作占空比為0.5，滿載和1/3載時的輸入電壓、電流波形，其中幅值較大的為輸入電壓，較小的為輸入電流。
評論