中文字幕 另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sup id="3hn2b"></sup>

    1. <sub id="3hn2b"><ol id="3hn2b"></ol></sub><legend id="3hn2b"></legend>

      1. <xmp id="3hn2b"></xmp>

      2. 新聞中心

        EEPW首頁 > 電源與新能源 > 設計應用 > 5GHz WLAN CMOS正交下變頻電路設計

        5GHz WLAN CMOS正交下變頻電路設計

        作者: 時間:2012-06-25 來源:網絡 收藏
        測試中,下的輸出接50Ω負載,因此需要通過輸出緩沖來增大其驅動能力。輸出緩沖采用差分放大器的結構,與下單元的輸出直接耦合。在設計時考慮放大器增益的同時也需要考慮它的線性度。

          模擬結果

          本次設計采用了Cadence公司的Spectre模擬仿真工具對電路進行仿真。

          應用Spectre里的周期性穩(wěn)態(tài)分析pss(Periodic Steady State)工具和pnoise噪聲分析工具進行模擬。根據802.11a協(xié)議及接收機系統(tǒng)結構的要求,我們對下在125M(本振頻率在1036M-1161M間變化)的帶寬內進行了模擬仿真。從下變頻器增益、1dB壓縮點和三階截點隨頻率變化的曲線可以看出,下變頻器的各項性能隨頻率的變化很小,1dB壓縮點為-6.6Bm,三階截點(IIP3)為3.64dBm。50Ω負載輸出增益為2.8dB,噪聲系數為23dB。芯片采用1.8V標準電源供電,單個下混頻器的功耗約為40mW。表1是對下變頻器性能指標的總結。


        上一頁 1 2 下一頁

        評論


        相關推薦

        技術專區(qū)

        關閉