采用上述設(shè)計(jì)，4路PWM時(shí)序必須嚴(yán)格按照?qǐng)D2所示產(chǎn)生。一般PWM驅(qū)動(dòng)產(chǎn)生方法用MCU、DSP或?qū)Ｓ肐C產(chǎn)生，難以實(shí)現(xiàn)低成本和緊湊設(shè)計(jì)。文中對(duì)通用多諧振蕩器電路進(jìn)行改進(jìn)，分別增加兩個(gè)二極管、電阻及電容，即可輸出滿足上述要求的4路PWM驅(qū)動(dòng)信號(hào)，簡(jiǎn)化了電源設(shè)計(jì)，提高了可靠性。

2.2、DC-DC電源變壓器的選擇及設(shè)計(jì)

系統(tǒng)電源采用全橋驅(qū)動(dòng)，磁芯工作在I、Ⅲ象限，驅(qū)動(dòng)上要能夠防止磁芯飽和，同時(shí)要求效率高、體積小?；谏鲜隹紤]，選用環(huán)形磁芯T10×6×5，材質(zhì)為PC40，環(huán)形磁芯漏磁小、效率高。具體參數(shù)為：

理論計(jì)算表明，所選磁芯滿足設(shè)計(jì)的功率要求。

變壓器匝數(shù)設(shè)計(jì)是根據(jù)式(2)和式(3)計(jì)算，其中μi為輸入電壓最小值，△Vce為額定電流下全橋回路開(kāi)關(guān)管壓降，Dmax=0.48;μo為輸出電壓額定值;△Vd為輸出額定電流下全波整流二極管壓降。理論計(jì)算原副邊匝數(shù)為：原邊Np=4.6匝，副邊Ns1=5.8匝，Ns2=3.9匝。

實(shí)際調(diào)試結(jié)果為：原邊p=6匝，副邊Ns1=8匝，Ns2=5匝。

3、帶死區(qū)的4路互補(bǔ)PWM信號(hào)仿真

兩路DC-DC電源變壓器原邊共用全橋拓?fù)?，全、橋電路?路PWM信號(hào)是在多諧振蕩器電路的基礎(chǔ)上添加幾個(gè)無(wú)源器件生成的，并且產(chǎn)生的兩組驅(qū)動(dòng)信號(hào)帶有死區(qū)，能夠有效防止全橋開(kāi)關(guān)器件直通。電路的工作原理是：對(duì)通用多諧振蕩器輸出加以改進(jìn)，使其充放電電容容量不同，產(chǎn)生2路充放電曲線略有差異的波形，這個(gè)差異就會(huì)在兩組PWM波之間產(chǎn)生死區(qū)，再分別經(jīng)過(guò)同相器和反相器，即可產(chǎn)生4路滿足驅(qū)動(dòng)要求的PWM脈沖。

4路PWM生成電路的Saber仿真原理圖及仿真結(jié)果如圖3(a)和圖3(b)所示。由仿真結(jié)果可以看出，4路PWM脈沖能夠滿足共用全橋拓?fù)涞目刂埔蟆?strong style="text-indent: 2em; ">實(shí)驗(yàn)結(jié)果

圖4(a)所示為實(shí)際全橋DC-DC電源變壓器原邊及副邊繞組帶載波形，其中CH1為原邊線圈兩端電壓，CH2為副邊線圈正電壓。由于器件分散性，實(shí)際測(cè)試DC-DC電源工作頻率為366kHz，頻率偏差為3.8%，滿足設(shè)計(jì)要求。圖4(b)所示為動(dòng)態(tài)加載輸出波形，其中CH1為輸出正電壓，CH2為輸出負(fù)電壓。測(cè)試時(shí)負(fù)載為35Ω/10W，可以看到突加突卸額定負(fù)載時(shí)輸出正電壓較平穩(wěn)，波動(dòng)1V，滿足設(shè)計(jì)要求;負(fù)電壓稍有波動(dòng)，考慮到IGBT負(fù)壓是用來(lái)維持關(guān)斷狀態(tài)，負(fù)壓在-5～-15V即可，因此滿足半橋集成驅(qū)動(dòng)電源的要求。

結(jié)束語(yǔ)

針對(duì)綠色能源設(shè)計(jì)需求，結(jié)合集成驅(qū)動(dòng)板具體使用條件，實(shí)現(xiàn)了DC-DC隔離電源高效、可靠設(shè)計(jì)，并且易于和IGBT模塊集成，易于安裝。該電路以兩組磁芯原邊繞組共用高頻全橋開(kāi)關(guān)的DC-DC隔離電源；生成4路無(wú)需隔離的全橋脈沖信號(hào)，實(shí)現(xiàn)了高功率密度的板上電源的緊湊設(shè)計(jì)。仿真和實(shí)驗(yàn)結(jié)果表明，該電源電路簡(jiǎn)潔、高效、可靠，達(dá)到了預(yù)期目的。