輻射可以采用優(yōu)化設計來控制。

但MOS晶圓的COSTDOWN的路徑來源于降低其VDS的耐壓，目前已有很多不同品牌的IC將VDS為650V的內置MOS降到620~630V，甚至560~600V。這樣一來，只控制漏感降低VDS峰值電壓是不夠的，所以還需為VDS保留更大的電壓應力余量。

下面再以EPC13為實例，講講優(yōu)化設計后的變壓器設計。

方法同上，先計算出次級，因考慮到輸出飛線套鐵氟龍?zhí)坠芑蜉敵鼍€與BOBBINPIN位交叉，所以需預留1匝空間，得：次級匝數為：6.8/0.6-1=10.3，取10Ts。

再計算初級匝數，因考慮到為MOS管留更大的電壓應力余量，所以反射電壓取之前的75%，

得：(Vout+VF)*n100*75%

輸出5V/1A，采用2A/40V的肖特基即可，2A/40V的肖特基其VF值一般為0.55V。

代入上式得：n13.51,

取13.5，得NP=10*13.5=135Ts.

代入上式驗證(5+0.55)*(135/10)=74.92575,成立。

確定NP=135Ts.

下面再計算反饋匝數，

依然取反饋電壓為15V，

得，15/(5+0.55)*10=27Ts.

下面來確定繞線順序。

因要工作在DCM模式，且采用無Y設計，DI/DT比較大，變壓器磁芯研磨氣隙會產生穿透力強雜散磁通導致線圈測試渦流，影響EMC噪音，所以需先在BOBBIN上采用0.1mm直徑的銅線繞滿一層作為屏蔽，且引出端接NV的地線。