用本系統(tǒng)實(shí)現(xiàn)FSK調(diào)制結(jié)構(gòu)框圖如圖4所示，用Verilog-HDL語(yǔ)言編寫(xiě)實(shí)現(xiàn)的FSK調(diào)制模塊，相對(duì)于傳統(tǒng)軟件無(wú)線(xiàn)電的實(shí)現(xiàn)方式，省去了讀取指令周期的時(shí)間，總運(yùn)算時(shí)間縮短了一半。FSK調(diào)制的ModelSim波形仿真結(jié)果如圖5所示。

　　3 結(jié) 論

　　改進(jìn)的基于FPGA的嵌入式軟件無(wú)線(xiàn)電系統(tǒng)，可更好地滿(mǎn)足通信、雷達(dá)、數(shù)字電視等高科技領(lǐng)域?qū)π盘?hào)處理實(shí)時(shí)性的要求。運(yùn)用軟件無(wú)線(xiàn)電和SoPC技術(shù)，極大的提高了系統(tǒng)動(dòng)態(tài)實(shí)時(shí)信號(hào)的處理能力。在節(jié)約資源方面，以節(jié)省芯片數(shù)量計(jì)算，該系統(tǒng)相對(duì)于目前常規(guī)系統(tǒng)，節(jié)省功耗和體積可達(dá)30%以上。40MHZ時(shí)鐘頻率, 12bit精度，80dB無(wú)寄生動(dòng)態(tài)范圍，該系統(tǒng)可以應(yīng)用于Cellular / PCS基站，多通道多模式接收機(jī)，GPS抗干擾接收機(jī)，相控陣接收機(jī)，頻譜分析，3G無(wú)線(xiàn)通信等領(lǐng)域。

參 考 文 獻(xiàn)

　　[1] MITOLA J. The software radio architecture [J]. IEEE Communications Magazine, 1995, 15(5):27-39.

　　[2] MITOLA J. The software radio architecture: a mathematical perspective[J]. IEEE Journal On Selected Areas in Communications, 1999, 17(4):510-536.

　　[3] ROWEN C. 復(fù)雜SoC設(shè)計(jì)[M]. 北京:機(jī)械工業(yè)出版社, 2006.

　　[4] 夏宇聞. 從算法設(shè)計(jì)到硬線(xiàn)邏輯的實(shí)現(xiàn)[M]. 北京:高等教育出版社, 2000.

　　[5] 楊義先, 等. 軟件無(wú)線(xiàn)電技術(shù)與應(yīng)用[M]. 北京:北京郵電大學(xué)出版社, 2000.

　　[6] GUNN J E, BREEON K S, RUCZCEYK W. A low-power DSP core-based software radio architecture[J]. IEEE Journal on Selected Areas in Communications, 1999, 17(4):575-590.

　　[7] LACKEY R J, UPMAL D W. Upmal. speak easy: the military software radio[J]. IEEE Communications Magazine, 1995, (5):55-61.

　　[8] COOK P G, BONSER W. Architeture overview of the speak easy system[J]. IEEE Journal on Selected Areas in Communications, 1999, 17(4):650-661.

　　[9] BOSE V, ISMERT M, WELBORN M, et al. Virtual radio[J]. IEEE Journal on Selected Areas in C ommunications,1999,17(4):580-601.

　　[10] 曾克. 基于多相濾波的寬帶DDC及其FPGA實(shí)現(xiàn)[D]. 沈陽(yáng):東北大學(xué)電子信息工程學(xué)院, 2005.

　　[11] 王誠(chéng). FPGA設(shè)計(jì)工具使用詳解[M]. 北京:人民郵電出版社, 2005.

　　[12] 盧繼東. 基于FPGA的無(wú)線(xiàn)接收機(jī)下變頻器的設(shè)計(jì)與實(shí)現(xiàn)[D]. 沈陽(yáng):東北大學(xué)電子信息工程學(xué)院, 2005.